Spannungsversorgung als Rest, für was soll das gut sein?

[Gustav K. (hauwech)]

Hallo,

wundere mich in Target3001 etwas über die separate Behandlung der 
Spannunsversorgung bei ICs als Rest. Das verkompliziert unnötig die 
Erstellung eines Schaltplansymbols. Auch ist es nicht hilfreich, wenn 
ich bei einer Inbetriebnahme einer Platine im Schaltbild am IC nicht 
sehe, an welchen Pins die Spannunsversorgung angeschlossen ist, sondern 
diese Information an einer anderen Stelle suchen muss.

Ist das ein Standard bei heutigen Leiterplattenprogrammen?
Wird das bei Eagle und KiCAD ebenso gehandhabt?

Viele Grüße
Gustav

[Thosch (Gast)]

Andersrum wird ein Schuh draus:
Die Versorgungspins nicht in ein Extrasymbol auszulagern, erschwert 
unnötig die Lesbarkeit eines Schaltplans!

Je nach Komplexität des Bauteils macht man ja ggf. noch mehr Symbole 
daraus, indem man funktionale Gruppen in eigene Symbole auslagert, wie 
z.B. ein externes DDR-Speicherinterface bei einem SOC. Im Schaltplan 
findet sich das dann übersichtlich mit den RAMs auf einem Blatt...

Auch bei Mehrfachteilen, wie z.B. Vierfach-OpAmps, ist es viel 
sinnvoller, vier einzelne OpAmp-Symbole plus ein Versorgungs-Symbol zu 
haben, die Sub-Parts sind nur dann problemlos untereinander swapbar.
Im Schaltplan stört dann auch nicht die Versorgung+Entkoppelung beim 
Nachvollziehen des Signalflusses...

[Thosch (Gast)]

Gustav K. schrieb:
> Ist das ein Standard bei heutigen Leiterplattenprogrammen?
> Wird das bei Eagle und KiCAD ebenso gehandhabt?
Ich würde sagen: Ja.
KiCAD kenne ich nicht genügend, aber in Eagle und auch in Altium 
Designer ist das Standard.

Natürlich ist es letztlich allein deine Entscheidung, wie du deine 
Symbole anlegst... Die Programme bewahren dich auch nicht vor 
Horror-Fehlern, wie dem Anlegen eines 4-fach OpAmps als ein Symbol mit 
den Pins wie am IC Gehäuse sortiert...

[Gustav K. (hauwech)]

Thosch schrieb:
> Auch bei Mehrfachteilen, wie z.B. Vierfach-OpAmps ...

OK, hier hat das tatsächlich seine Vorzüge. Beinhaltet ein IC z.B. 4 
Gatter, so finden sich nur an einem Gatter die Pins für die 
Spannunsversorgung. Also muss man immer erst alle 4 Gatter finden. Wird 
dann extrem, wenn sich viele unterschiedliche Gatter finden.

Aber bei einer Schaltung, wo sich nur ICs finden, ist es lästig, die 
Pins für die Spannunsversorgung irgendwo anders zu suchen. Kommt 
letztendlich wohl auf den Mix an verwendeten Bauteilen an, welche Lösung 
geschickter ist.

> KiCAD kenne ich nicht genügend, aber in Eagle und auch in Altium
> Designer ist das Standard.

OK, dann wird man sich wohl damit anfreunden müssen.
Wobei eben der 2. Versuch gescheitert ist, ein eigenes Schaltplansymbol 
mit "Rest" zu erstellen. Entweder ich sehe im Bauteilbrowser das IC + 
Rest, oder ich sehe nur den "Rest" ... :-(

[Rene K. (xdraconix)]

Wenn es stört, dann erstelle dir doch ein Symbol mit der kompletten 
Pin-Belegung am IC. Ich habe es gerne gemischt. Meine STM32 habe ich 
z.b. immer als Rest Version oder als IC Version vorliegen.

[Wühlhase (Gast)]

Gustav K. schrieb:
> Aber bei einer Schaltung, wo sich nur ICs finden, ist es lästig, die
> Pins für die Spannunsversorgung irgendwo anders zu suchen. Kommt
> letztendlich wohl auf den Mix an verwendeten Bauteilen an, welche Lösung
> geschickter ist.
Ich mache das auch grundsätzlich so daß ich ICs so weit wie möglich 
auseinanderreiße. Normalerweise nehme ich noch so etwas wie Eingänge und 
Ausgänge z.B. bei Motortreibern auseinander und zerhacke das in einzelne 
Parts. Je nachdem, wie diese am sinnvollsten anzuordnen sind.

Meistens kommen die Parts für Spannungsversorgung bei mir irgendwo auf 
dasselbe Blatt, meist unten in die linke Ecke neben den Titelblock. Der 
Platz ist sowieso ansonsten oft totes Land, so wird er sinnvoll genutzt.

[Sebastian S. (amateur)]

@Gustav
Wie schon gesagt: Anders herum wird ein Schuh daraus.

Ich arbeite oft mit Eagle.
1. Fast immer haben die Versorgungsleitungen einen "eigenen" 
Querschnitt.
2. Ein ordentlicher Meckerer, wenn vergessen wird sie anzuschließen,
   kann nicht schaden.

Meist flute ich die eine Seite mit GND. Beim Arbeiten mit Ratsnest kann 
ich dann alle GND-Leitungen ausblenden, da diese - von ein paar 
Ausnahmen abgesehen - automatisch "verlegt" werden können.
Wenn man davon ausgeht, dass an jedes IC mindestens ein mal GND gelegt 
werden muss, fallen dadurch sehr sehr viele, potentielle, Verbindungen 
(fürs Auge) weg.

Grundsätzlich würde ich sagen: Je mehr Arbeit man in ein Bauteil steckt 
und je mehr man dem Programm "mitteilt", umso mehr kann es dann auch 
überprüfen.
Sämtliche Anschlüsse eines ICs als Passiv zu bezeichnen, vereinfacht die 
Erstellung desselben, Man darf sich dann aber auch nicht wundern, wenn 
der Meckerer, beim Anschluss von zwei Ausgängen miteinander, ausbleibt.

Ich gehe mal davon aus, dass Dein Programm auch keine besonderen 
hellseherischen Fähigkeiten besitzt.