Gast
#5378607
Hallo, ich habe mal einen Verpolschutz in LTspice simuliert und habe eine Frage bzw. Verständnisproblem. Es gibt ja so einige Schaltungen im Internet, welche eine Z-Diode nutzen, um die Gate-Spannung zu begrenzen damit der maximal zulässige Wert nicht überschritten wird (siehe Schaltplan) Ich habe das so verstanden, dass die Z-Diode ab erreichen ihrer Zener-Spannung, die Spannung am Gate auf die Zener-Spannung begrenzt. Nun ist das in der SImulation aber so, dass 16V an der Z-Diode abfallen und die restliche Spannung am Gate anliegt. Warum? Also: Vin-Vzener=Vgate PS: U1 ist ein PMOS und U3 ist eine TVS-Diode


