Hallo, Ich möchte gerne herausfingen wie schnell ein STM32F4 seinen ADC, im Standard-Mode abtasten kann, auch interessiert mich die dabei mögliche Bit-Auflösung sowie die Präzision mit der dann noch abgetatstet werden kann, z.B. +-1LSB? Was mich nicht interessiert ist z.B. wie man das tatsächlich einstellen würde. Ich möchte nur grundsätzlich wissen, bei wie viel Bit-Auflösung, mit welchem Fehler z.B. +-1LSB man bei 200kHz Abtastrate ohne, spezialitäten wie Interleaving der ADC's, Daten aufnehmen kann. Dass Thema gab es hier schonmal: Beitrag "STM32F4 ADC Geschwindigkeit" Das Datenblatt: http://www.st.com/content/ccc/resource/technical/document/reference_manual/3d/6d/5a/66/b4/99/40/d4/DM00031020.pdf/files/DM00031020.pdf/jcr:content/translations/en.DM00031020.pdf gibt z.B. unter [13.7 Fast conversion mode] 15CLK-Zyklen für 12-Bit an. Weiterhin iat angageben, dass ADCLK z.b. auf 30Mhz eingestellt werden kann --> 2MS/sec Was mir aber nun wirklich fehlt, ist wie Präzise (+-XLSB) dass teil denn dann ist? Finde keine Angebe im Datenblatt / sie scheint gut versteckt... Vielleicht kann mir da jemand weiterhelfen? Grüße und vielen Dank, Matze
Matze schrieb: > gibt z.B. unter [13.7 Fast conversion mode] 15CLK-Zyklen für 12-Bit an. > Weiterhin iat angageben, dass ADCLK z.b. auf 30Mhz eingestellt werden > kann --> 2MS/sec Warum soll er die 2MS/s nicht mit den vollen 12 Bits können?
Jim M. schrieb: > Warum soll er die 2MS/s nicht mit den vollen 12 Bits können? Ja, die 2MS/sec kann er mit den vollen 12-Bit. Aber bei jedem ADC ist angegeben, dass er z.b. Nichtlinearitäten hat, oder ein Rauschen von +-X-LSB oder ähnliche nicht wünschenswerten Eigenschaften... Auch der ADC eines STM32F4 wird nicht absolut exakt sein?
Matze schrieb: > Auch der ADC eines STM32F4 wird nicht absolut exakt sein? Nö. Aber dafür gibt es immer einen Abschnitt im Datenblatt. Das ist das kleinere PDF neben dem Referenz Manual.
Die Frage ist also, ob ich dann tatsächlich mit 12-Bit rechnen kann oder 1 oder vielleicht auch 2 Bit oder im Worst-Case 2,5Bit verwerfen muss.
http://www.st.com/resource/en/datasheet/stm32f407vg.pdf S. 135-136. Da keine Sampling-Rate dransteht, wird sich das auf die maximale beziehen.
Dr. Sommer schrieb: > http://www.st.com/resource/en/datasheet/stm32f407vg.pdf > S. 135-136. > Da keine Sampling-Rate dransteht, wird sich das auf die maximale > beziehen. Dann bin ich mit einem ET von 5-Bit auf der sehr sicheren Seite? Wobei nur noch 7-Bit dass ist schon einigermassen, sehr schlecht... Da muss ich nochmal nachrechen ob das für meine Anwendung tauglich ist... Vielen Dank euch allen :)
Matze, ich kann dir aus eigener Erfahrung sagen, das die unteren drei Bits bei einem 32F407 im Grunde genommen nur aus Rauschen bestehen. Zumindest mit dem von ST bereitgestellten Discovery Boards. Hab auch einige Messungen und Auswertungen diesbezüglich gemacht: Beitrag "STM32 ADC Verhalten eigentümlich"
Matze schrieb: > Dann bin ich mit einem ET von 5-Bit auf der sehr sicheren Seite? 5 LSB und nicht 5 Bit. Das sind ca 3.3 Bit. Allerdings kann man sich durch Kalibrieren behelfen - zumindest den Offset kriegt man leicht raus.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.