mikrocontroller.net

Forum: Analoge Elektronik und Schaltungstechnik 4-Layer Layout und Schaltregler-GND


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
Autor: Mampf F. (mampf) Benutzerseite
Datum:
Angehängte Dateien:

Bewertung
-1 lesenswert
nicht lesenswert
Guten Nachmittag,

bei einem 4-Lagen-Layout hätte ich eine Frage zu meinem kleinen 
Schaltregler-Teil (siehe Bild).

Der GND des Schaltregler-Teils wäre bisher nur über die GND-Punkte 
unterhalb des Schaltreglers (SO8 mit Exposed Pad) mit GND verbunden.

Ist das in Ordnung so oder wäre es besser, wenn man in dicken 
GND-Leitungen noch einige GND-Vias stanzt?

Wie würde man die Ausgangsspannung in die inneren Layer bringen? 
Wieviele Vias würde man da verwenden (üblicherweise?)?

Viele Grüße,
Mampf

: Verschoben durch Moderator
Autor: M.A. S. (mse2)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wieviel Leistung setzt das Ding denn um?

Wenn ich sowas mache, setze ich immer so viele Vias wie möglich ein, 
allerdings sind es bei mir auch meist Mikrovias.

Was ist das für ein Projekt? Einzelstück, von Hand zu verlöten? Oder 
soll das im Ofen gelötet werden. In letzterem Falle würde Dir Dein Lot 
für das Thermal-Pad durch die beiden dicken Vias nach unten abfließen.

Autor: Mampf F. (mampf) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
M.A. S. schrieb:
> Wieviel Leistung setzt das Ding denn um?

Das sind maximal 4,8W bzw 9,9W (den gleichen Block gibt es nochmal. 
Einmal für 1,2V mit max 4A und einmal für 3,3V mit max 3A).

Wobei das die Worst-Case Schätzung ist (maximale Stromaufnahme laut 
Datenblatt) ... Im echten Betrieb werden die mit Sicherheit bei weitem 
nicht so stark belastet. Die 3,3V sind für I/Os eines FPGAs und da hängt 
so gut wie nichts dran.

> Wenn ich sowas mache, setze ich immer so viele Vias wie möglich ein,
> allerdings sind es bei mir auch meist Mikrovias.

In Ordnung, das erschien mir auch sinnvoller.

>
> Was ist das für ein Projekt? Einzelstück, von Hand zu verlöten? Oder
> soll das im Ofen gelötet werden. In letzterem Falle würde Dir Dein Lot
> für das Thermal-Pad durch die beiden dicken Vias nach unten abfließen.

Einzelstück - ich hatte vor unter dem SO8 Lötpaste zu verwenden und das 
Ganze dann von unten (also Kopfüber) per Heißtluft oder Lötkolben zu 
verlöten.

: Bearbeitet durch User
Autor: M.A. S. (mse2)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mampf F. schrieb:
> Einzelstück - ich hatte vor unter dem SO8 Lötpaste zu verwenden und das
> Ganze dann von unten (also Kopfüber) per Heißtluft oder Lötkolben zu
> verlöten.
Wenn Du mit Heißluft arbeiten willst (egal ob mit Ofen oder Fön), dann 
wirken sich offene Vias unter dem Bauteil störend aus, weil das Lot 
abfließt.

Bei Einzelstücken/Handbestückung und -lötung machen manche Leute ein 
ganz großes Via unter so ein Bauteil und löten dann von der Rückseite 
mit dem Lötkolben.

Autor: Dergute W. (derguteweka)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Moin,

Mampf F. schrieb:
> oder wäre es besser, wenn man in dicken
> GND-Leitungen noch einige GND-Vias stanzt?

Wuerd' ich auf jeden Fall so machen.
Die Masseverbindung zu dem +5V C unten ist duenn. Das waer' mit ein paar 
GND Vias sicher besser. Auf der 5V Seite seh' ich auch keine 
Seriensiebung. Da sollte ziemlich nah am Wandler noch eine kleine 
Drossel oder wenigstens Ferritperle rein, deine ganze 5V Leitung ist 
sonst mit HF versaut und verschleppt die ueberall hin, wo du sie nicht 
brauchen kannst.

Die Feedbackleitung wuerd' ich von der entgueltigen Powerplane aus 
anbinden. Dann wird evtl. Spannungsabfall ueber Vias ausgeregelt.

Gruss
WK

Autor: Alexxx (Gast)
Datum:

Bewertung
1 lesenswert
nicht lesenswert
Hallo,

du schreibst von 4-Lagen-Layout, leider sind die anderen lagen nicht zu 
sehen.
So macht man das "profimäßig":
- komplette GND-Plane auf 2.Lage von oben!
- auf Top-Layer das GND-Netz als Polygon den DC/DC-Teil umfließen 
lassen.
- dieses Polygon an vielen Stellen mit vielen 0,3mm-Vias zum GND-Plane
  "durchnageln"

"Goldene" DC-DC-Regel:
Die kompletten Strompfade (hin- und rück bis Siebkondensator) mit 
steilen Schaltflanken identifizieren. Die eingeschlossene 
Fläche(!)dieser Leiterschleifen auf das möglichste Mindestmaß reduzieren 
=> Leitungen so kurz wie möglich UND so dicht wie möglich Hin- und 
Rückleitung nebeneinander legen. Mehrere, kleinere Vias haben weniger 
Induktivität als eine große.
Hier das gut gemachte Tutorial:
http://www.analog.com/media/en/technical-documentation/application-notes/an136f.pdf

PS:
Geeignete Siebkondensatoren verwenden: Polymer- (mit niedrigem ESR)oder 
Keramikkondensatoren verwenden. Mehrere kleinere Keramikkondensatoren 
parallel sind besser als ein großer.
Normale Elkos sind zum Sieben der Impulsströme
völlig ungeeignet.

Autor: Mampf F. (mampf) Benutzerseite
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Vielen Dank für deine Erklärung!



Alexxx schrieb:
> PS:
> Geeignete Siebkondensatoren verwenden: Polymer- (mit niedrigem ESR)oder
> Keramikkondensatoren verwenden. Mehrere kleinere Keramikkondensatoren
> parallel sind besser als ein großer.
> Normale Elkos sind zum Sieben der Impulsströme
> völlig ungeeignet.

Das hab ich schon gemacht ... Alles keramisch und statt fette Elkos 
direkt an den 5V hab ich 4*47µ keramisch. Dazu noch 2*4,7µ + 10n an je 
einem Schaltregler.

Eine Frage noch, weil du meintest, du würdest Layer 2 komplett für GND 
verwenden.

Da war ich mir noch unsicher - derzeit hab ich GND als bottom und Layer 
2 = 1,2V und Layer 3 = 3,3V. (Siehe Bild von der Unterseite GND)

Ich könnte GND nach Layer 2 schieben, hätte aber dann als Bottom-Layer 
einen Versorgunsspannungs-Layer, wo ich Angst hätte, dass ich mir dann 
mal kurzschlüsse baue, wenn ich das Board irgendwo hinlege oder 
montiere.

Wie machst du das? Signale Top und Bottom, Layer 2 GND, 
Versorgungsspannung Layer 3?

Wie würdest du das bei einem FPGA machen, der dutzende Pins +1,2 und 
+3,3V hat?

: Bearbeitet durch User
Autor: Dergute W. (derguteweka)
Datum:

Bewertung
1 lesenswert
nicht lesenswert
Moin,

Mampf F. schrieb:
> Wie würdest du das bei einem FPGA machen, der dutzende Pins +1,2 und
> +3,3V hat?

Getreu dem Motto: "When in rome, do as the romans do" - such dir doch 
ein Evalboard mit FPGA im aehnlichen Gehaeuse und guck' dir die 
entsprechenden Gerberfiles an. Die sind nicht immer supergeheim.

Gruss
WK

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.