Pin-Assignment Quartus Prime Frage

[Mampf F. (mampf)]

Guten Mittag,

ich klicke mich gerade durch die Pin Connection Guidelines der Cyclone 
10 LP Familie [1] und lese das hier:

"When not using this pin as a clock output, this pin may be used as a 
user I/O. When not using these pins, connect them as defined in Intel® 
Quartus® Prime software."

Jetzt ist nur das Problem ... Ich suche seit sicher einer Stunde nach 
den Empfehlungen, wie man mit den unbenützten Pins zu verfahren hat, 
wenn man sie nicht benötigt.

Bei den meisten heißt es:"If not used, Connect to GND" oder soetwas, 
aber dann gibt es Pins, da wird auf Quartus Prime verwiesen.

Ich hab aber in den Advisorn und im Pin-Planner keine Empfehlung 
gefunden, was man mit den nicht-benützen Pins machen soll.

Statt dessen bekomme ich eine Warnung, dass ich 77 Pins nicht assigned 
hab (meine ~15 von der Top-Level hab ich assigned).

Könnte mir jemand bitte helfen, Licht ins Dunkel zu bekommen? :)

Irgendwo müsste doch eine Empfehlung sein, wie man die restlichen Pins 
anzuschließen hat.

Vielen Dank!
Mampf

[1]: https://www.altera.com/documentation/pyl1481227172658.html

[FPGAschlumpf (Gast)]

Frueher steckte das bei den Devicesettings.

"Reserve all unused Pins: As output driving Ground."

Wenn Indel das nicht ganz vergurkt hat, steht das auch heute noch da.

Wenn einem die Einstellung nicht gefaellt gibts auch noch:

"As input tri-stated"
"As input tri-stated with bus-hold"
"As input tri-stated with weak pullup"
"As output driving unspecified signal"

Letzteres wuerde ich ja grad nicht probieren wollen...

[Duke Scarring (Gast)]

Mampf F. schrieb:
> Könnte mir jemand bitte helfen, Licht ins Dunkel zu bekommen? :)
Wenn Du noch freie IOs hast, ist Dein FPGA zu groß :-)

Bei mir sind im top-Modul immer alle Pins auch definiert und benannt.
Ich würde für die nicht verwendeten Pins den internen Pull-Up 
aktivieren.
Wenn draußen tatsächlich und mit Sicherheit nix dran hängt, kann man 
auch GND ausgeben.

Was man vermeiden sollte: floatende Eingänge.
Die können sich wildes Rauschen einfangen und dann geht die 
Stromaufnahme in die Höhe.

Duke

[Mampf F. (mampf)]

Duke Scarring schrieb:
> Mampf F. schrieb:
>> Könnte mir jemand bitte helfen, Licht ins Dunkel zu bekommen? :)
> Wenn Du noch freie IOs hast, ist Dein FPGA zu groß :-)

Na na - der Core ist über SPI angebunden und hat ein paar LEDs und einen 
Taster xD

Es werden aber 22,5kLEs verwendet ... Ein reiner Number-Cruncher :D

Das ist das kleinste FPGA (EQFP144) mit den Resourcen, den ich finden 
konnte.

Für Alternativen wäre ich natürlich offen ... Noch mehr LEs und noch 
weniger Pins wären perfect xD

Duke Scarring schrieb:
> Was man vermeiden sollte: floatende Eingänge.
> Die können sich wildes Rauschen einfangen und dann geht die
> Stromaufnahme in die Höhe.

Ok, Danke für den Tipp :)

[Blechbieger (Gast)]

Mampf F. schrieb:
> Ich hab aber in den Advisorn und im Pin-Planner keine Empfehlung
> gefunden, was man mit den nicht-benützen Pins machen soll.

Das steht nach dem Fitting in der .pin-Datei, abhängig von

FPGAschlumpf schrieb:
> "Reserve all unused Pins: As output driving Ground."
> ...
> "As input tri-stated"
> "As input tri-stated with bus-hold"
> "As input tri-stated with weak pullup"
> "As output driving unspecified signal"

[Mampf F. (mampf)]

Blechbieger schrieb:
> Das steht nach dem Fitting in der .pin-Datei, abhängig von

Ah vielen Dank!

Genau das hatte ich gesucht :)