Ich würde gerne auf meinem Altera DE1 Dev-Board eine PLL des Cyclone II als Clock-Signal verwenden. Im MegaWizard Plugin Manager gibt es unter I/O die ALTPLL Funktion. Wie genau muss ich diese einstellen, damit ich sowas in VHDL schreiben kann?
| 1 | if(rising_edge(clk)) then | 
| 2 |  ...
 | 
| 3 | end if; | 
| 4 | |
| 5 | if(falling_edge(clk)) then | 
| 6 | ...
 | 
| 7 | endif; | 

 Thread beobachten
 Thread beobachten Seitenaufteilung abschalten
 Seitenaufteilung abschalten