VHDL - Altera DE1 Board PLL initialisieren

Donni D. schrieb:
> verbindest sie

Wie mache ich das denn?

Die generierte Entity sieht so aus:

1

ENTITY pll_conf IS

2

  PORT

3

  (

4

    areset    : IN STD_LOGIC  := '0';

5

    inclk0    : IN STD_LOGIC  := '0';

6

    c0    : OUT STD_LOGIC ;

7

    locked    : OUT STD_LOGIC 

8

  );

9

END pll_conf;

Ist nun c0 der Clock-Pin?

Max M. schrieb:
>

1

> ENTITY pll_conf IS

2

>   PORT

3

>   (

4

>     areset    : IN STD_LOGIC  := '0';

5

>     inclk0    : IN STD_LOGIC  := '0';

6

>     c0    : OUT STD_LOGIC ;

7

>     locked    : OUT STD_LOGIC

8

>   );

9

> END pll_conf;

10

>

>
> Ist nun c0 der Clock-Pin?

Sieht ganz danach aus. Der locked Ausgang gibt dir Information über den 
Zustand der PLL, damit bleibt nur noch c0 als Clock Ausgang.

inclk0 ist der Eingangstakt aus dem die PLL c0 generiert und areset ist 
der Reset der PLL.

c0 ist der "neue" Clock-Port (steht so übrigens auch im Megawizard, wo 
Du ihn definiert hast). Wenn man in derselben PLL zusätzliche Clocks 
definiert, heissen die entsprechend c1 - c4.

Stabil sind die Clocks erst, wenn "locked" aktiv wird. Man sollte das 
Signal also geschickt mit dem Reset verheiraten, um einen stabilen 
Anlauf sicher zu stellen..