Gast
#5432890
Hallo liebe Forenmitglieder, ich bin gerade dabei, mich in die VHDL-Welt anzutatsten. Aus diesem Grund schreibe ich gerade kleine simple VHDL-Programme und bin auch schon leider um stocken gekommen.
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
7 | |
8 | |
9 | |
10 | |
11 | |
12 | |
13 | |
14 | |
15 | |
16 | |
17 | |
18 | |
19 | |
20 | |
21 | |
22 | |
23 | |
24 | |
25 | |
26 | |
27 | |
28 | |
29 | |
30 | |
31 | |
32 | |
33 | |
34 | |
35 | |
36 | |
37 | |
38 | |
39 | |
40 | |
41 | |
42 | |
43 | |
44 | |
45 | |
46 | |
47 | |
48 | |
49 | |
50 | |
51 | |
52 | |
53 | |
54 | |
55 | |
56 | |
57 | |
58 | |
Der Fehler liegt in der case Zeile. Wenn ich das in Modelsim kompeliere bekomme ich als Fehlermeldung: "Array type case expression must be of a locally static subtype" heraus. Mir ist klar, dass die die case Bedingung statisch sen muss, deshalb habe ich auh probiert, diese zuert in eine Variable zuzuweißen und die Variable als Bedingung abzufragen, jedach kamm hier auch die selbe Fehlermeldung :( Ich hoffe ihr könnt mir da weiterhelfen. Lg