S-RAM 6T Frage zum Verständnis

[Mike B. (mike_b97)]

Angehängte Schaltung stellt die überall zu findende MOSFET 6T SRAM-Zelle 
dar.
z.B. http://www.iue.tuwien.ac.at/phd/entner/node34.html

Gefüttert wird die Zelle mittels der WordLine und der Bitline, welche 
aufgeteilt wird in Bitline und negierte Bitline.

Bei 0.4ms wird die Wordline auf HIGH gesetzt (hier 3.0V).
Die Zelle ist leer, Bitline (Vbl) ist low und die negierte Bitline 
(Vbl_, repräsentiert durch ein NOT(Vbl)) damit High (woher kommt der 
1V-Pegel?).

Damit wird die Zelle auf LOW gesetzt, sichtbar am Graphen für den 
Ausgang Vrout.

Bei 1.0ms wird die Bitline auf high (probehalber 5V) gesetzt, es 
passiert nix, soweit richtig.
Bei 1.3ms wird über die Wordline die Zelle anegsprochen und der Wert der 
Bitline in die Zelle geschrieben, auch richtig.

Frage: wie soll ich den Wert der Zelle auslesen, ohne ihn zu verändern?
Hinten bei Anwahl der Zelle über die Wordline wird ja sofort wieder der 
Wert der negierten Bitline (High da Vbl=low) in die Zelle geschrieben, 
diese also resetted.
An welcher Stelle wird der Wert der Zelle ausgelesen? Ich muss doch über 
die Word- und die Bitline die entsprechende Zelle innerhalb der 
RAM-Matris anwählen um deren Wert auszulesen.

irgendwo hängt es grad...
Kann mir da jemand auf die Sprünge helfen, bitte?

[cells are for ass (Gast)]

1. Das Flipflop der Zelle M1-M2-M3-M4 hat keine Versorgung. Ergo, kein 
Speicher-Erhalt.


2. Die Spannung quelle an der Bit-Line kann nicht hochohmig geschaltet 
werden. Ergo, kein lesen möglich.

[Mike B. (mike_b97)]

cells are for ass schrieb:
> 1. Das Flipflop der Zelle M1-M2-M3-M4 hat keine Versorgung. Ergo, kein
> Speicher-Erhalt.

uih, ja, Vdd übersehen
komischerweise bleibt das HIGH-level aber trotzdem als Speicherinhalt 
erhalten, siehe Graph oben Vrout

> 2. Die Spannung quelle an der Bit-Line kann nicht hochohmig geschaltet
> werden. Ergo, kein lesen möglich.
Was müsste ich hier ändern?

Danke!

[requirements engineer (Gast)]

Mike B. schrieb:
> siehe Graph oben Vrout
Leckströme, verbleibende Ladung auf den Gates, Simulatiinsartefakte...

Mike B. schrieb:
> Was müsste ich hier ändern?

a) Einen Bustreiber mit 'Enable'-Eingang kopieren. [1]
b) Du baust Analogschalter aus PMOS+NMOS vor die differentiellen 
Bitlines. [1]
c) Du verwendest den spannungsgesteuerten Schalter von LTgewürz

[1] 40xx Logik-ICs haben in den Datenblättern immer nett die 
Innenschaltung skizziert...