mikrocontroller.net

Forum: Platinen Layout mit EQFP144 (exposed Pad)


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
Autor: Mampf F. (mampf) Benutzerseite
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Guten Morgen,

bei einem Prototyp mit EQFP144 (QFP144 mit exposed Pad) hatte ich große 
Durchkontaktierungen gesetzt und das FPGA von der Rückseite durch die 
Vias festgelötet.

Das Board soll nun maschinell bestückt werden und da stellen sich mir 
ein paar Fragen zum Design.

In den beiden Bildern sieht man die Platinen ober- und unterseite. Die 
Platine hat 4 lagen. GND ist auf der 4ten Lage (Unterseite).

Sollte man auf der Rückseite in Form des exposed Pads noch eine 
Wärmefalle einfügen (3tes Bild)?

Der Sinn bei EQFP ist ja, dass über die Vias die Abwärme auf die 
Massefläche geleitet werden kann ... Würden da Wärmefallen nicht stören?

Oder sollte ich die weglassen? Könnten dann Probleme beim Reflow-Löten 
auftreten?

Oder sollte ich auf der Oberseite auch ein Massepolygon setzen und nur 
dort Wärmefallen verwenden? (4tes Bild)

Viele Grüße,
Mampf

: Bearbeitet durch User
Autor: Karl (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wärmefällen würde ich weglassen. Die Platine wird bei einem geeigneten 
lötverfahren gleichmäßig erhitzt.

Viel eher würde ich mir Sorgen um Anzahl und Durchmesser der vias im Pad 
machen. Ich kenne hier eher 0.2 mm via mit ca 1mm Abstand. Sonst fließt 
viel Lot in die vias ab.
Was verwendest du aktuell?

Autor: Mampf F. (mampf) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Karl schrieb:
> Viel eher würde ich mir Sorgen um Anzahl und Durchmesser der vias im Pad
> machen. Ich kenne hier eher 0.2 mm via mit ca 1mm Abstand. Sonst fließt
> viel Lot in die vias ab.
> Was verwendest du aktuell?

Oh daran hatte ich gar nicht gedacht ... Bohrung ist 0,4mm.

Danke für den Tipp! Da fehlt mir komplett die Erfahrung ... Das werde 
ich dann so umsetzen, wie du geschrieben hast.

Autor: Karl (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Üblicherweise gibt der Hersteller eine Empfehlung für Footprint und 
Pastenschablone im Datenblatt an. Davon ausgehend ist der Rest mit dem 
Fertiger deines Vertrauens abzustimmen.

Autor: Kevin K. (nemon) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Für das EP kannst du mal schauen, ob das Stencil besser 2x2 Kacheln mit 
Ausschnitten für das Lot haben soll (Hersteller Footprint konsultieren). 
Bei großen EPs kann es beim Löten Spritzer geben, wenn das Pad eine zu 
große zusammenhängende Fläche ist.

Autor: Frank K. (fchk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Und achte auf die Vias an den TQFP-Pads. Die LÖtmasken-Stege zwischen 
Pad und Via müssen hinreichend breit sein, sonst produzierst Du 
Ausschuss.

Ggf kannst Du für die Vias eine negative Soldermask Expansion wählen. 
Normal sind 3 oder 4 mil für Pads, für Vias versuche es mal mit -1mil. 
Es muss ja nur die Bohrung sicher offen bleiben, d.h. bei 6 mil Restring 
kannst Du auch -2mil Soldermask Expansion nehmen. Das gibt Dir noch 
etwas mehr Luft und weniger Probleme mit der Fertigung.

Der Restring scheint mir bei den Vias auch etwas knapp bemessen zu sein 
- zumindest ist das der optische Eindruck.

fchk

Autor: Mampf F. (mampf) Benutzerseite
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Kevin K. schrieb:
> Für das EP kannst du mal schauen, ob das Stencil besser 2x2
> Kacheln mit
> Ausschnitten für das Lot haben soll (Hersteller Footprint konsultieren).
> Bei großen EPs kann es beim Löten Spritzer geben, wenn das Pad eine zu
> große zusammenhängende Fläche ist.

Danke für den Tipp!

Bisher habe ich es nicht geschafft, recommendations für den Footprint zu 
finden ... Seit Intel Altera übernommen hat ist alles noch 
undurchsichtiger geworden. Die Package-Dimension waren kein Problem, da 
stolpere ich ständig drüber und zu BGAs gibt es auch eine Menge 
bezüglich der Pad-Beschaffenheit usw.

Evtl sollte ich mich von PQFNs inspirieren lassen oder ähnliche 
Footprints anderer Hersteller suchen.

*edit*: Bei NXP hab ich was gefunden ... Dann verwende ich gleich deren 
Kachelung^^

https://www.nxp.com/docs/en/application-note/AN4388.pdf

: Bearbeitet durch User
Autor: Mampf F. (mampf) Benutzerseite
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Die Kacheln eingearbeitet und Durchkontaktierungen mit 0,2mm Bohrung 
gesetzt.

Kacheln sind 1*1mm mit 1,2mm Abstand.

Was sagen die Experten hierzu? :)

Autor: Wühlhase (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Warum ist das Kupfer (das Gelbe soll doch Kupfer sein?) zerschlitzt? Die 
Lötpaste kannst du zerteilen, aber das Kupfer solltest du als 
zusammenhängende Fläche belassen.

Ich hab keine Ahnung wie das deine Layoutsoftware handhabt, ich 
behandele Thermalpads als ganzes Pad. D.h. auch nur eine Wärmefalle 
(=ein Steh/Seite) drum herum.

Autor: Jedermann (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Der Experte meint:
1. Keine Wärmefallen
2. Den Bestücker diesbezüglich kontaktieren zwecks Design for 
Manufacturing!

Autor: Andre (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Sieht soweit gut aus, ohne die Vias würde ich sogar sagen zu viel Paste, 
aber dass passen sich die Fertiger dann normalerweise selbst an.

Wenn das mit Stickstoff(N2 Reflow oder Dampfphase) gelötet wird, 
verteilt sich das Lötzinn gut auf der Fläche. Wenn jetzt noch etwas in 
die Vias läuft, dann meist nur die überschüssige menge, der Rest macht 
die Kapillarwirkung.

Falls der Bestücker keine Stickstofflötung oder Dampfphasenlötung 
anbietet, solltest du dir eh einen andern suchen.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.