Hallo Community, möchte auch mein allererstes richtiges PCB mal her zeigen und eventuell auf Korekturvorschläge hoffen. Ziel war es ein möglichst vielseitiges aber kompaktes Board zu bauen mit dem man beliebige Lasten mittels eines Raspberry Pi Zeros dimmen kann. Z.B. für Modellbauprojekte oder Kostüme, für die ich bislang immer recht große Lochraster bauen musste. Das Board enthält den PCA9685 I2C PWM controler den man schon von dem weit verbreiteten, einfachen PWM Board kennt). Dazu sind aber noch 8 FDS6890A drauf - Ultra-low-level zweifach N-channel Mosfets mit 7.5A Dauerleistung und 20A Puls-Leistung. Diese sind beidseitig mit einer sehr breiten Masse-Leitung angeschlossen an die man natürlich selbst ein Kabel anbringen muss, um nicht den Raspberry zu überlasten. Des weiteren ist ein Abblockkondensator und ein einzelner Widerstand für den active low-output-enable drauf (aus einem PCB von Adafruit übernommen). Auf der Rückseite sind zudem (durch ein eigenes "Bauteil") pads für Freilaufdioden vorgesehen um auch induktive lasten bzw. Motore verwenden zu können (sofern man die Diode nicht direkt am Verbraucher anbaut). Anonsten keine weiteren Bauteile bis auf lötpads für die Addresswahl sowie Padds für die direkten PWM-Signale (falls man doch mal einen Servo anschließen will). Auf Widerstände habe ich (aus Platzgründen) verzichtet, in der Hoffnung dass der Strom bei so kleinen Mosfets, nicht die 20mA überschreitet. Nun, was haltet ihr davon? Würde das so funktionieren? Sorgen machen mir am meisten, die direkt angeschlossenen Gates. Im PCB sind noch ein paar Flywires aufgrund der Masse. Aus irgend einem Grund erkennt Eagle nicht dass diese Rechtecke doch schon angeschlossen sind. Aber ist das vorallem gut herstellbar (bei den üblichen Anbietern)? JLCPCB würde offenbar für nur 2$ 10 Stück davon zuschicken (5$ neukunden Rabatt) o.O Meinen einfachen Gerber-Export aus Eagle hat deren System scheinbar akzeptiert (also im Onlineforumlar. Habs noch nicht bestellt). Leider habe ich so garnicht im Gefühl was für Maße man so verwendet bzw. verwenden darf. Habe 0.2er und 0.3er Leitungen drin (nur 03er passen nicht), sowie 3 verschiedene Lochgrößen (für leitfähige löcher). Darunter Vias mit 0.25mm. Fällt sonst noch irgendein grober Schnitzer auf? Schon mal rieeeeeesigen Dank im Vorraus! :)
Den DRC hast du ja schon mal aufgerufen... Mit den Design Rules eines LP-Herstellers? Und dann die vielen Overlap-Fehler beseitigt? Beim Layouten hilft es übrigens, immer mal wieder nur einen der beiden Kupferlayer einzublenden. Dann sieht man auf Anhieb, wenn eine Leiterbahn unnötig Zickzack fährt. Diese GND-Geschichte an den Mosfets ist übrigens nicht miteinander verbunden (oder eben nur ganz rechts an den vom DRC angemäkelten Pads). Ich würde da wenigstens noch ein paar Vias reinpflastern. > Darunter Vias mit 0.25mm. Gleich mit den Grenzen der Technik angefangen. Probiers doch mal anfänglich mit Durchmessern, die jeder ohne Aufpreis fertigt. > Leider habe ich so garnicht im Gefühl was für Maße man so verwendet bzw. verwenden darf. Das hat mit "Gefühl" nichts zu tun. Die Hersteller geben dir Design-Regeln, von deren Grenzen du am besten ein gutes Stück weg bleibst: https://de.beta-layout.com/leiterplatten/technik/vorgaben/ https://www.mypcbshop.com/technical-area/guide-lines/copper-lay-out.html https://www.eurocircuits.de/pcb-design-guidelines/ > mein allererstes richtiges PCB Ganz ohne Abwertung: das sieht man. So wie eben das erste Bild eines Kindes auch nur hingekritzelt ist und nur vielfache Übung das Ganze verbessert. Ich schlage meinen Anfängern immer vor, die Platine einmal komplett zu machen, dass sie schön und fehlerfrei ist. Und dann alles wegzuschmeißen und ganz von vorn zu beginnen.
:
Bearbeitet durch Moderator
Lothar M. schrieb: > Ich schlage meinen Anfängern immer vor, die Platine einmal > komplett zu machen, dass sie schön und fehlerfrei ist. Und dann alles > wegzuschmeißen und ganz von vorn zu beginnen. Das ist gut. Manche Dinge mache ich auch zweimal...
Alex G. schrieb: > Z.B. für Modellbauprojekte oder Kostüme, für die ich bislang immer recht > große Lochraster bauen musste. Ob es sinnvoll ist für derartige Projekte so etwas Energie hungriges und langsames (Reaktionszeit, Hochfahrzeit) wie ein Embedded Linux System (R-PI) zu nehmen? Wärs nicht schlauer das Arduino Nano oder so kompatibel zu machen?
Lothar M. schrieb: > Ich schlage meinen Anfängern immer vor, die Platine einmal > komplett zu machen, dass sie schön und fehlerfrei ist. Und dann alles > wegzuschmeißen und ganz von vorn zu beginnen. Das ist schon mal auch bei professionellen Layouts ganz gut: nochmal von neu mit besserer Platzierung damit man nicht in Engstellen sich durchwürgen muss. rgds
Danke schon mal für die Tipps! Alles neu machen werde ich eher nicht, aber ich hab schon einiges umgebaut um auf 0.5mm Vias gehen zu können (besondere Einschränkungen bei Hersteller sind so unter 0.45 zu erwarten, soweit ich dsas verstanden hab). Der Tipp mit mehr Vias zwischen den beiden Dicken Leitungen ist sehr gut! Btw. wieso ist default der Mindestabstand zwischen Platinenrand und vias so groß? Ist das zwingend notwendig?
:
Bearbeitet durch User
So, Vias angepasst und gut über die Hälfte der Leitungen ordentlicher gemacht. Eagle ist echt nervig zu bedienen manchmal.. aber mit der Zeit kriegt man es raus. ERC/DRC durchgeführt und es bleiben noch zwei Fehlerkategorien bei denen ich mir unsicher bin: 1. Overlap der ganzen Lötpads welche sich auf einseitigen Pads befinden. Gibt es eine Möglichkeit, dem Programm zu verstehen zu geben dass das so gewollt ist? Will ja das 8-Eck schlicht in der Fläche integrieren. 2. Stop Mask Scheinbar gibt es (über 600) Überlappungen der Stop-maske mit dem Druck für Placement und anderen Info-Drucken. Das taucht schon ganz ohne mein Zutun auf. Ist das problematisch oder kann das so bleiben? Sonst noch hinweise oder Vorschläge? :)
Alex G. schrieb: > ERC/DRC durchgeführt und es bleiben noch zwei Fehlerkategorien bei denen > ich mir unsicher bin: eigentlich sind es 3 Kategorien: > 0. "Ratsnest: 27 Airwires" Du müsstest alle 27 einzeln anschauen, ob da wirklich keine Verbindung fehlt, das will man nicht, das kann der Computer viel zuverlässiger. > 1. Overlap der ganzen Lötpads welche sich auf einseitigen Pads befinden. > Gibt es eine Möglichkeit, dem Programm zu verstehen zu geben dass das so > gewollt ist? Will ja das 8-Eck schlicht in der Fläche integrieren. > > 2. Stop Mask > Scheinbar gibt es (über 600) Überlappungen der Stop-maske mit dem Druck > für Placement und anderen Info-Drucken. Das taucht schon ganz ohne mein > Zutun auf. > Ist das problematisch oder kann das so bleiben? Wenn das Gerät vor allem sofort fertig werden müsste, könnte ein guter (wegen 0.15mm Abstand) Hersteller das so fertigen. Aber wenn du schon fragst: nein, beides kann nicht so bleiben. Punkt 1 sind zwei verschiedene Fehler. a. Die SMD-Pads der optionalen Dioden überlappen mit den 8-eckigen Bohrungen (LSPx, PPWMx). Genau das meckert der DRC an und das geht nicht, weil man die Dioden so nicht bestücken könnte. Gibt es überhaupt Dioden, die so lang und schmal sind? Solche im SOD-123 Gehäuse würden von der Breite passen, sind aber viel kürzer, deshalb würden die mit den Gate-Leiterbahnen überlappen, geht also auch nicht. b. Das allgemeine Problem mit den fehlenden Verbindungen muss sowieso behoben werden. Dann versteht das Programm automatisch, dass die 8-Ecke in die Fläche integriert sind. Die 8-Ecke sollten VIAs sein, keine Bauteile. Das behebt zwar nicht den Überlappungsfehler, hat aber den Vorteil, dass man sie nicht im Schaltplan einzeichnen muss und das sie automatische mit dem richtigen Signal verbunden sind. Und es wäre eine Notlösung für die Dioden. Ein Bastler könnte eine bedrahtete Diode zwischen VIA und Anschlussdraht einlöten. Die Dioden wären dann aber nicht im Schaltplan. Die Stop Mask Fehler kommen daher, dass du Bestückungsdruck auf blankem Kupfer hast, also da, wo gelötet werden soll. Auf der Druckfarbe kann man aber nicht löten. Das muss nicht deine Schuld sein, ich traue auch den Eagle-Bibliotheken solche Fehler zu. Du kannst die Texte verschieben oder auf den Bestückungsdruck ganz verzichten. Dann kannst du für den DRC die Layer 21,22,25,26,27,28 ausblenden. > Sonst noch hinweise oder Vorschläge? :) Für die dicke GND-Bahn bietet sich ein Polygon an. Dabei muss man nur den Umriss zeichnen und nicht viele kleine Bahnen als Füllung. Bonus: Pads und Vias werden automatisch verbunden, egal, wo sie innerhalb der Fläche liegen. Die Verbindung Drain - Ausgangsklemme ist grenzwertig; ich würde es mit Leiterbahnen versuchen, aber Polygone sind auch hier einfacher. Die Strichstärke des Polygons sollte eher breit sein, jedenfalls nicht schmaler als die schmalste Leiterbahn. Ich verwende 0.3 bis 0.5mm. Elektrisch wird das Polygon über seinen Namen verbunden, z.B. "GND". Den gibt man nach dem Klick auf das Icon in der Kommandozeile ein. Man kann ihn auch mit "Name" ändern. Leiterbahnen lassen sich einfacher "schön" verlegen, wenn man ein möglichst grobes Routing-Grid einstellt und beim verschieben darauf achtet, dass die Bahn nicht schräg verläuft (nur 90 und 45 Grad). Das ist keine technische Notwendigkeit, aber es ist einfacher. Pads und Vias, die nicht im Raster liegen, schliesst man am einfachsten sauber an, indem man die Bahn im Pad beginnt und dabei auf den richtigen Knickwinkel achtet. Das hilft auch gegen winzige Luftlinien. Die Strichstärke der Umrandung (Dimension) ist ziemlich breit. Mein Leiterplattenhersteller empfiehlt 1 mil, Cadsoft sogar 0, aber nicht jeder Hersteller versteht 0. Im Schaltplan gibt es Leitungen, die im Nichts enden, z.B. PWM8 bis 15. Zum Ausgleich gibt es überflüssige Verbindungspunkte, z.B. am Q5B. Für gute Signalnamen gibt es Pluspunkte, aber "PWM5" an PCA9685:PCM6 ist gemein :) Der ERC im Schaltplan ist nicht soo wichtig wie der DRC, aber er liefert auch nützliche Hinweise. Warum verwendest du eigentlich keine Dioden aus der Bibliothek (auch wenn das das Platzproblem nicht löst)? > Btw. wieso ist default der Mindestabstand zwischen Platinenrand > und vias so groß? Ist das zwingend notwendig? Der Leiterplattenhersteller möchte kein Kupfer fräsen, das gibt hässliche Späne und Grat und Werkzeugverschleiß. Die Außenkontur hat aber zwangsläufig einen Versatz zu den Leiterbahnen. Also lässt man je nach Hersteller einen Angstabstand; ich glaube, ich hab' auch schon 0.7mm gelesen, aber manche können auch 0.2mm. Du solltest übrigens keinem Eagle-Default-Wert blind vertrauen, manche sind für mich völlig unverständlich.
:
Bearbeitet durch User
Das ist mal ein langer und hilfreicher Beitrag! Vielen, vielen Dank! Gibt einiges an schrägen Trollen hier in diesem Forum, aber auch äußerst hilfsbereite Leute :) Bauform B. schrieb: > Alex G. schrieb: >> ERC/DRC durchgeführt und es bleiben noch zwei Fehlerkategorien bei denen >> ich mir unsicher bin: > eigentlich sind es 3 Kategorien: >> 0. "Ratsnest: 27 Airwires" > Du müsstest alle 27 einzeln anschauen, ob da wirklich keine Verbindung > fehlt, das will man nicht, das kann der Computer viel zuverlässiger. Ja, die hatte ich schon bemerkt und hatte deswegen "Kategorien bei denen ich mir unsicher bin" gesagt. Eagle umfasst die Airwires in ein gelbes Rechteck wenn man sie anklickt, so konnte ich gut prüfen ob die Verbindungen doch direkt in Kupfer sind, oder wirklich fehlen. Bauform B. schrieb: > Punkt 1 sind zwei verschiedene Fehler. > a. Die SMD-Pads der optionalen Dioden überlappen mit den 8-eckigen > Bohrungen (LSPx, PPWMx). Genau das meckert der DRC an und das geht > nicht, weil man die Dioden so nicht bestücken könnte. Gibt es überhaupt > Dioden, die so lang und schmal sind? Solche im SOD-123 Gehäuse würden > von der Breite passen, sind aber viel kürzer, deshalb würden die mit den > Gate-Leiterbahnen überlappen, geht also auch nicht. > b. Das allgemeine Problem mit den fehlenden Verbindungen muss sowieso > behoben werden. Dann versteht das Programm automatisch, dass die 8-Ecke > in die Fläche integriert sind. Die 8-Ecke sollten VIAs sein, keine > Bauteile. Das behebt zwar nicht den Überlappungsfehler, hat aber den > Vorteil, dass man sie nicht im Schaltplan einzeichnen muss und das sie > automatische mit dem richtigen Signal verbunden sind. Und es wäre eine > Notlösung für die Dioden. Ein Bastler könnte eine bedrahtete Diode > zwischen VIA und Anschlussdraht einlöten. Die Dioden wären dann aber > nicht im Schaltplan. Gute Punkte. Die Dioden sind in der tat so gedacht dass man axial bedrahtete anlötet und eher keine SMD Dioden. Dafür habe ich das wohl unrealistische Bauteil erstellt. Ich schau mal wie ich das verbessern kann. > Die Stop Mask Fehler kommen daher, dass du Bestückungsdruck auf blankem > Kupfer hast, also da, wo gelötet werden soll. Auf der Druckfarbe kann > man aber nicht löten. Das muss nicht deine Schuld sein, ich traue auch > den Eagle-Bibliotheken solche Fehler zu. Du kannst die Texte verschieben > oder auf den Bestückungsdruck ganz verzichten. Dann kannst du für den > DRC die Layer 21,22,25,26,27,28 ausblenden. Hmm, macht Sinn! Verstehe ich das (laut internet) aber richtig, dass man nichts von tPlace entfernen kann, ohne das gesamte Bauteil in der Bibliothek zu modifizieren? Wie sage ich beim Gerber-Export eigentlich welche layer includiert werden sollen, und welche nicht? >> Sonst noch hinweise oder Vorschläge? :) > > Für die dicke GND-Bahn bietet sich ein Polygon an. Dabei muss man nur > den Umriss zeichnen und nicht viele kleine Bahnen als Füllung. Bonus: > Pads und Vias werden automatisch verbunden, egal, wo sie innerhalb der > Fläche liegen. Die Verbindung Drain - Ausgangsklemme ist grenzwertig; > ich würde es mit Leiterbahnen versuchen, aber Polygone sind auch hier > einfacher. Dass Polygone wahrscheinlich die emfohlene Methode ist, war mir bewusst, allerdings bin ich mit der Funktion nicht klar gekommen. Trotz "clearance" auf 0, hat die Funktion immer einen Isolationsabstand zu den Kontakten generiert. Gibt es eine Möglichkeit das zu verhindern? Oder muss man unbedingt umgekehrt vorgehen - erst Polygon und dann die Teile mit Kontakten darauf ziehen? > Leiterbahnen lassen sich einfacher "schön" verlegen, wenn man ein > möglichst grobes Routing-Grid einstellt und beim verschieben darauf > achtet, dass die Bahn nicht schräg verläuft (nur 90 und 45 Grad). Das > ist keine technische Notwendigkeit, aber es ist einfacher. > > Pads und Vias, die nicht im Raster liegen, schliesst man am einfachsten > sauber an, indem man die Bahn im Pad beginnt und dabei auf den richtigen > Knickwinkel achtet. Das hilft auch gegen winzige Luftlinien. Stimmt, gute Hinweise! > Die Strichstärke der Umrandung (Dimension) ist ziemlich breit. Mein > Leiterplattenhersteller empfiehlt 1 mil, Cadsoft sogar 0, aber nicht > jeder Hersteller versteht 0. Das macht Sinn. Ist korigiert. > Im Schaltplan gibt es Leitungen, die im Nichts enden, z.B. PWM8 bis 15. > Zum Ausgleich gibt es überflüssige Verbindungspunkte, z.B. am Q5B. Für > gute Signalnamen gibt es Pluspunkte, aber "PWM5" an PCA9685:PCM6 ist > gemein :) Da waren einige copy'n'paste Fehler, yep. > Warum verwendest du eigentlich keine Dioden aus der Bibliothek (auch > wenn das das Platzproblem nicht löst)? Naja, weil ich sowas wie eine "optionale Diode beliebigen Typs" nicht gefunden habe. Die Idee war dass der spätere Nutzer dieser Platine (wahrscheinlich nur ich selbst), eine, der jeweiligen Last angepassten Diode verwendet. >> Btw. wieso ist default der Mindestabstand zwischen Platinenrand >> und vias so groß? Ist das zwingend notwendig? > > Der Leiterplattenhersteller möchte kein Kupfer fräsen, das gibt > hässliche Späne und Grat und Werkzeugverschleiß. Die Außenkontur hat > aber zwangsläufig einen Versatz zu den Leiterbahnen. Also lässt man je > nach Hersteller einen Angstabstand; ich glaube, ich hab' auch schon > 0.7mm gelesen, aber manche können auch 0.2mm. Das macht Sinn! Allerdings nimmt Eagle den im DRC eingestellten Wert und addiert noch einen großen clearance-Abstand bei VIAs hinzu (bei Leitungen passiert das nicht). Habs jetzt im DRC auf 0.7mm gesetzt, so dass die Überlappungswarnung bei etwas über einem Milimeter Abstand einsetzt. > Du solltest übrigens > keinem Eagle-Default-Wert blind vertrauen, manche sind für mich völlig > unverständlich. Verstehe :) Denke die Platine geht morgen oder übermorgen an einen Hersteller. Mal sehen was dann zurückkommt...
Alex G. schrieb: > Bauform B. schrieb: >> a. Die SMD-Pads der optionalen Dioden überlappen mit den 8-eckigen >> Bohrungen (LSPx, PPWMx). Genau das meckert der DRC an und das geht >> nicht, weil man die Dioden so nicht bestücken könnte. > Gute Punkte. Die Dioden sind in der tat so gedacht dass man axial > bedrahtete anlötet und eher keine SMD Dioden. > Dafür habe ich das wohl unrealistische Bauteil erstellt. Nö, der Fall braucht eine Spezial-Diode, der erste Versuch ist nur ein klein wenig zu groß ausgefallen. Ich würde eine "gemischte" Diode bauen mit einem kleinen SMD-Pad und einem THT-Pad. Das dient gleichzeitig als Via in der GND-Fläche und das SMD-Pad kommt so dicht wie möglich neben das Lötauge für den Anschlussdraht. Da sollte sich eine Diode leicht ein-/an-löten lassen. > Verstehe ich das (laut internet) aber richtig, dass man nichts von > tPlace entfernen kann, ohne das gesamte Bauteil in der Bibliothek zu > modifizieren? Ja, das sehe ich auch so. Aber ich sage dem Leiterplattenhersteller einfach, dass ich keinen Bestückungsdruck haben will bzw. er bekommt diese Gerberdaten garnicht. Weil ich sowieso alle Bauteile selbst anlege, sind tPlace/bPlace bei mir leer. Die Striche für den Bestückungs-Plan sind alle in tDocu/bDocu. Sollte jemand Bestückungs-Druck haben wollen, kann ich den in tPlace ergänzen ohne dass ich tDocu anpassen muss. > Wie sage ich beim Gerber-Export eigentlich welche layer includiert > werden sollen, und welche nicht? Im CAM Processor-Fenster gibt's doch rechts eine Liste mit allen Layern? Es werden genau die ausgegeben, die da ausgewählt sind. > Dass Polygone wahrscheinlich die emfohlene Methode ist, war mir bewusst, > allerdings bin ich mit der Funktion nicht klar gekommen. Trotz > "clearance" auf 0, hat die Funktion immer einen Isolationsabstand zu den > Kontakten generiert. Das passiert, wenn Kontakt und Polygon zu unterschiedlichen Signalen gehören. Mit dem Name-Befehl kann man dem Polygon den richtigen Signalnamen verpassen. clearance = 0 hätte mir zu viele üble Nebenwirkungen. "isolate" in den Polygon-Eigenschaften sollte allerdings fast immer = 0 sein. > Oder muss man unbedingt umgekehrt vorgehen - erst Polygon und dann die > Teile mit Kontakten darauf ziehen? Die Reihenfolge muss egal sein. >> Warum verwendest du eigentlich keine Dioden aus der Bibliothek (auch >> wenn das das Platzproblem nicht löst)? > Naja, weil ich sowas wie eine "optionale Diode beliebigen Typs" nicht > gefunden habe. Das könntest du bei jeder Diode als Value eintragen, die Stückliste wird halt etwas breiter :) Aber hier scheint mir die totale Spezialdiode durchaus sinnvoll zu sein. > Btw. wieso ist default der Mindestabstand zwischen Platinenrand > und vias so groß? Ist das zwingend notwendig? > > Allerdings nimmt Eagle den im DRC eingestellten Wert und addiert noch > einen großen clearance-Abstand bei VIAs hinzu (bei Leitungen passiert > das nicht). Rätselhaft, es gibt getrennte DRC-Einstellungen für fast jede Kombination Via/Pad/Wire, aber das gilt doch nicht für Copper/Dimension??? > Habs jetzt im DRC auf 0.7mm gesetzt, so dass die Überlappungswarnung bei > etwas über einem Milimeter Abstand einsetzt. Das sollte wirklich jeder Hersteller können. > Denke die Platine geht morgen oder übermorgen an einen Hersteller. > Mal sehen was dann zurückkommt... Ja, das ist immer wie Weihnachten ;) Viel Erfolg!
Alex G. schrieb: > Auf der Rückseite sind zudem (durch ein eigenes "Bauteil") pads für > Freilaufdioden vorgesehen Sind das die im Schaltplan schlecht lesbaren Bauteile parallel zu Source und Drain der MOSFETs? Wenn ja, dann sind sie an der falschen Stelle. Freilaufdioden müssen parallel zur induktiven Last geschaltet werden, d.h. zwischen PWM-Ausgang und der positiven Versorgungsspannung.
Dietrich L. schrieb: > Alex G. schrieb: >> Auf der Rückseite sind zudem (durch ein eigenes "Bauteil") pads für >> Freilaufdioden vorgesehen > > Sind das die im Schaltplan schlecht lesbaren Bauteile parallel zu Source > und Drain der MOSFETs? > Wenn ja, dann sind sie an der falschen Stelle. Freilaufdioden müssen > parallel zur induktiven Last geschaltet werden, d.h. zwischen > PWM-Ausgang und der positiven Versorgungsspannung. Hmm, istd as nicht im Endefekt das selbe? Die Freilaufdiode soll ja erstmal den Mosfet schützen. Oder bekommt das versorgende Netzteil Probleme bei dieser Verschaltung?
Hi Ich habe gerade etwas ähnliches aufgebaut, allerdings mit fertigen PCA Modulen. Hättest du nicht zwei Monate ehr anfangen können, meine Boards sind "riesengroß" :-( Hast du an die Möglichkeit gedacht, mehrere von deinen Boards hintereinander zu schalten? Gruß Kolja
Kolja L. schrieb: > Hi > > Ich habe gerade etwas ähnliches aufgebaut, > allerdings mit fertigen PCA Modulen. > Hättest du nicht zwei Monate ehr anfangen können, > meine Boards sind "riesengroß" :-( > > Hast du an die Möglichkeit gedacht, mehrere von deinen Boards > hintereinander zu schalten? > > Gruß Kolja Ja, das Teil ist schon echt grenzwertig klein geworden. Ein Glück dass der Chip nur 16 Ausgänge hat. 17 hätten höchstwahrscheinlich nicht mehr auf die Platine drauf gepasst. Dass es klein wird war aber auch mein ziel, damit man das Ganze in den Sockel einer Figur, oder sammt 18650 Akku (oder einer flacheren Zelle) in einer Kleidung verbauen kann. 4 Address-Bits sind frei setzbar, also man kann mehrere davon zusammen schalten wenn man es elektrisch von Hand verdrahtet (also die I2C Leitungen, VCC und die Masse. Eventuell einfach übereinander stapeln). Ursprünglich wollte ich die Leitungen unten-links wo mein Kürzel "Dra" steht, durchführen um ein weiteres Modul direkt spiegelverkehrt dort mittels eines Stegs für einen Nutzen dran lassen zu können. Das doppelt so breite Board (aber immernoch auftrennbare) wäre dann ideal für den großen Raspberry gewsesen. Leider habe ich keine sinnvolle Möglichkeit gefunden, die Leitungen bis da hin zu verlegen. Freut mich jedenfalls dass jemand das Teil sinnvoll findet! Inzwischen ist es bestellt (bei JLCPCB). Wenn ich Zeit finde werde ich die dicken Leitungen noch mit den Polygon-Tool sinnvoll neu machen (glaube ich hab jetzt verstanden wie) und dann veröffentlichen, sobald das Teil auch real getestet wurde und einen belastungstest durchlaufen hat. Dann kann es sich jeder nachbestellen :) EDIT: Bzw. die CAM Daten würde das eigentlich kaum ändern und die Dioden lasse ich erstmal so. Hab mein bestelltes Archiv einfach mal in den Anhang gepackt! Platine ist allerdings noch ungetestet. EDIT2: Für meinen beschriebenen EInsatzzweck ist ein Arduino in der Tat wohl die bssere Wahl, allerdings habe ich ein konkretes Projekt im Sinn das Kamera und HDMI Display braucht. Wenn man verbraucher im Ampere-Bereich hat, spielen die ~120mAh des Raspi Zero nur noch eine untergeordnete Rolle und inzwischen gibt es komfortable Möglichkeiten, den Raspi Read-Only zu machen, so dass man jederzeit den Strom abschalten kann. Einziger Nachteil bleibt die Boot-Zeit von ~10s.
:
Bearbeitet durch User
Alex G. schrieb: > spielen die ~120mAh des Raspi Zero Du musst da ein wenig besser aufpassen bei den Einheiten: Ah zusammen mit Spannung gibt Arbeit. A zusammen mit Spannung gibt Leistung. Denn wenn der RPi die 120mAh in 100 Stunden aufnimmt, dann ist die Stromaufnahme mit 1,2mA sehr gering. Wenn er die 120mAh in 4 Sekunden aufnimmt, dann brauchst du schon fast 10A. > Ja, das Teil ist schon echt grenzwertig klein geworden. Wofür sind denn diese 16 Anschlusspunkte in den Gateleitungen? Ich hätte die weggelassen und die Lötjumper um 90° gedreht. Dann wird das auf einmal viel luftiger auf der Platine...
Lothar M. schrieb: > Alex G. schrieb: >> spielen die ~120mAh des Raspi Zero > Du musst da ein wenig besser aufpassen bei den Einheiten: > Ah zusammen mit Spannung gibt Arbeit. > A zusammen mit Spannung gibt Leistung. > Denn wenn der RPi die 120mAh in 100 Stunden aufnimmt, dann ist die > Stromaufnahme mit 1,2mA sehr gering. Wenn er die 120mAh in 4 Sekunden > aufnimmt, dann brauchst du schon fast 10A. Hast natürlich Recht. War ein Flüchtigkeitsfehler da ich noch die Akkus im Kopf hatte. 120 mA Stromaufnahme. >> Ja, das Teil ist schon echt grenzwertig klein geworden. > Wofür sind denn diese 16 Anschlusspunkte in den Gateleitungen? Ich hätte > die weggelassen und die Lötjumper um 90° gedreht. Dann wird das auf > einmal viel luftiger auf der Platine... Das sind die direkten PWM-Anschlüsse damit man das Board auch genau so wie das originale Modul von Adafruit verwenden kann: Zum Anschließen von Servomotoren. Für die muss das PWM Signal nicht durch die Mosfets verstärkt werden. Darauf zu verzichten wäre aber eine Möglichkeit gewesen, ja.
Alex G. schrieb: >> Sind das die im Schaltplan schlecht lesbaren Bauteile parallel zu Source >> und Drain der MOSFETs? >> Wenn ja, dann sind sie an der falschen Stelle. Freilaufdioden müssen >> parallel zur induktiven Last geschaltet werden, d.h. zwischen >> PWM-Ausgang und der positiven Versorgungsspannung. > > Hmm, istd as nicht im Endefekt das selbe? Nein. > Die Freilaufdiode soll ja > erstmal den Mosfet schützen. Ja. > Oder bekommt das versorgende Netzteil Probleme bei dieser Verschaltung? Nein. Wenn die Last = Induktivität abgeschaltet wird, will der Strom in gleicher Richtung weiterfließen. Die Induktivität mutiert von Last zu Quelle bei gleicher Stromrichtung, und damit kehrt sich die Spannung an der Induktivität um. Die Folge ist: die Spannung am Drain steigt an, und zwar weit über die positive Versorgungsspannung (an der die andere Seite der Iduktivität ja angeschlossen ist), bis der MOSFET stirbt.
Dietrich L. schrieb: > Die Folge ist: die Spannung am Drain steigt an, und zwar weit über die > positive Versorgungsspannung (an der die andere Seite der Iduktivität ja > angeschlossen ist), bis der MOSFET stirbt. Bei manchen FETs ist die Energie spezifiziert, die zur Zerstörung nötig ist (avalanche energy). Wenn man so einen hat und die induktive Last kennt, könnte man es riskieren. Beitrag "[Mosfet] Verständnisfrage zu Kennwert "Avalanche Energy""
Dietrich L. schrieb: > Wenn die Last = Induktivität abgeschaltet wird, will der Strom in > gleicher Richtung weiterfließen. Die Induktivität mutiert von Last zu > Quelle bei gleicher Stromrichtung, und damit kehrt sich die Spannung an > der Induktivität um. > Die Folge ist: die Spannung am Drain steigt an, und zwar weit über die > positive Versorgungsspannung (an der die andere Seite der Iduktivität ja > angeschlossen ist), bis der MOSFET stirbt. Hmm, die beiden Schaltungen von diesem Bild sind wirklich nicht gleichwertig in diesem Fall? Es stört also die Stromquelle, die verhindert dass der Strom durch die Diode "abfließen" kann. Hab ich das richtig verstanden? Na toll, damit sind die pads auf der Rückseite der Platine wohl weitestgehends sinnlos. Hätte vieleicht die Durchkontaktierungen weglassen sollen, dann hätte man die Rückseite als Plus-Pol verwenden können. Dies mit der Avalanche Energy is bei meinem mosfet wohl leider nicht angegeben: http://213.114.131.21/_pdf/FD/FDS6890A.pdf
:
Bearbeitet durch User
Alex G. schrieb: > Diese sind beidseitig mit einer sehr breiten Masse-Leitung angeschlossen Un diese Leiterbahn ist gut für 16 x 7 = 112 A?. Womit hast du das berechnet? Alex G. schrieb: > Denke die Platine geht morgen oder übermorgen an einen Hersteller. Also ja. Georg
georg schrieb: > Alex G. schrieb: >> Diese sind beidseitig mit einer sehr breiten Masse-Leitung angeschlossen > > Un diese Leiterbahn ist gut für 16 x 7 = 112 A?. Womit hast du das > berechnet? Zugegeben, Damit wollte ich natürlich ein bisschen im Titel angeben ;) Solch eine Energiemenge sollte man in der tat nicht durch das Platinchen jagen. Zusammen mit der Leitung auf der Rückseite, sollten aber 20A drin sein und impulsartig auch etwas mehr (wobei die PWM Ansteuerung es ja erlaubt z.B. Motoren sanft zu starten). Für die allermeisten Projekte wird das locker reichen. In 12V LEDs wären das glatte 240W... Und man kann trotzdem alle Ausgänge mit 7A verschalten solang die Software, ein Gleichzeitiges 100% PWM nicht erlaubt. Sicherheitshalber sollte man natürlich eine Form von Strombegrenzung oder Temperatur-Abschaltung an die Versorgung anbauen. Theoretisch kann man auch noch einen ausreichend dicken Kupferdraht drauflöten. Leider ist etwas in der Lötstop-maske schiefgelaufen. Ich hatte den lötstop von dieser Leiterbahn eigentlich entfernt, aber schätze ich habe es irgendwann mit CTRL-Z versehentlich rückgängig gemacht (erst nach der Bestellung aufgefallen). Die Pads sind aber frei und ebenso die Leitung auf der Rückseite.
:
Bearbeitet durch User
Alex G. schrieb: > Hmm, die beiden Schaltungen von diesem Bild sind wirklich nicht > gleichwertig in diesem Fall? Nein. Und es ist noch schlimmer: die Diode DIODE1 im 2. Bild schließt den MOSFET kurz (bis auf die verbleibende Flussspannung), d.h. der Strom fließt immer, unabhängig vom Schaltzustand des MOSFETs. Und wenn Du sie andersherum einbaust, hat sie als Freilaufdiode keine Wirkung mehr. Die Diode im 1. Bild ist dagegen richtig angeschlossen.
Ja, auch vorhin gemerkt dass ich in dieser neueren Skizze gestern Nacht, drain mit source verwechselt hab und darum die diode falsch rum ist. Auf der Platine ist sie "richtig" rum, aber taugt also nicht als Freilaufdiode? Eiei.. war mir fast sicher dass irgendein grober Schnitzer drinn sein würde. Was solls, dann muss die Diode halt immer direkt an die Last. Soll ja auch aus EMV Gründen besser sein. Den Plus-Pol auf die Platine machen wollte ich bewusst nicht, damit man problemlos mehrere Spannungen verwenden kann.
Alex G. schrieb: > Den Plus-Pol auf die Platine machen wollte ich bewusst nicht, damit > man problemlos mehrere Spannungen verwenden kann. Hmja, grundsätzlich keine üble Idee. Bis auf den Umstand, daß man für verschiedene Spannungen und Ströme i. A. auch verschiedene Mosfets nutzen würde. Beispiel: Ein Fet, der Vmax wie auch Imax (aller betr. Lasten) trägt, hat eine relativ hohe Q_G, und Du kannst ihn weder so schnell, noch so oft (f) schalten, wie einen "angepaßten" (ob durch Spannungs- oder Strom-Down-Rating, ist egal - Q_G wäre geringer). Ich setze fort vom anderen Thread: Alex G. schrieb: > Also nach Möglichkeit alle drei Arten. Nicht "Arten". Gar keine "Oberbegriffe". Ganz konkret: Was alles? (Ohmsche, induktive, kapazitive Last... wird zwar auch im DC-Bereich verwendet, entstand aber eigentlich aus der AC-Technik. Und ist viel zu ungenau / beschreibt nicht ansatzweise, was zum Betrieb nötig.) Kommt denn jede Deiner Lasten gesichert mit Lowside-PWM klar? Z.B. brauchen einige Motoren o.g. Diode, andere Halb- oder H-Brücke. Und nicht jede Last ist Lowside tauglich (möglicherweise soll GND beider Schaltungen auf einem Potential sein oder aber GND ist nicht "auftrennbar" zugänglich oder...). Weshalb eine richtig universelle Ausgangsstufe eine Gegentaktstufe wäre. Je nach Last als CMOS oder ergänzt mit N-Ch-/P-Ch. in 1 Gehäuse. Auch "brückbar" an 2. PWM_out. Oder gar nicht im Kleinspannungsbereich, sondern besser via 3,3V-PWM in einen Halbbrückentreiber, der z.B. die High Side invertiert zur Low Side ausgibt - also nur den einen PWM-Eingang braucht. (Und halt einen kleinen Wandler für dessen Versorgung.) Etc., pp. [Aufzählung in aller Eile, muß weder korrekt noch vollständig sein.] Wenn man unbedingt viele verschiedene Lasten an einer Multi-PWM- Erzeugung betreiben will, ist es vielleicht klüger, nur das Signal herauszuführen, und an die Lasten angepaßte Endstufen zu machen. Vielleicht. Man weiß es nicht. Wiederum vielleicht (^^) weißt also Du m. o. w. genau, was Du willst. Doch kann bisher niemand anderes so genau sagen, ob Du Dich dazu auch wirklich in die richtige Richtung bewegst. Es fehlen schlicht Infos. Pack doch mal aus über Deine Laster. ,-)
flupps schrieb: > Alex G. schrieb: >> Den Plus-Pol auf die Platine machen wollte ich bewusst nicht, damit >> man problemlos mehrere Spannungen verwenden kann. > > Hmja, grundsätzlich keine üble Idee. Bis auf den Umstand, daß man für > verschiedene Spannungen und Ströme i. A. auch verschiedene Mosfets > nutzen würde. Beispiel: Ein Fet, der Vmax wie auch Imax (aller betr. > Lasten) trägt, hat eine relativ hohe Q_G, und Du kannst ihn weder so > schnell, noch so oft (f) schalten, wie einen "angepaßten" (ob durch > Spannungs- oder Strom-Down-Rating, ist egal - Q_G wäre geringer). Sicherlich, allerdings muss man nunmal manchmal Kompromisse eingehen wenn man Widerverwendbarkeit erreichen will. Habe in dem Datenblatt ( http://213.114.131.21/_pdf/FD/FDS6890A.pdf ) leider keine Information darüber gefunden wie sich die Kapazität zur Source-Drain Spannung verhält. Einzig in Abhängigkeit von der Gate-Source Spannung gibt es was. Auf jeden Fall wird das hier kein Problem da ich keine Frequenzen im zweistelligen Kiloherzbereich habe. Der PCA kann nur ~1.5Khz. flupps schrieb: > Wenn man unbedingt viele verschiedene Lasten an einer Multi-PWM- > Erzeugung betreiben will, ist es vielleicht klüger, nur das Signal > herauszuführen, und an die Lasten angepaßte Endstufen zu machen. > Vielleicht. Man weiß es nicht. Das ist es was ich bislang immer gemacht habe. Meine Projekte sind in aller Regel einzelstücke, aber Dinge dimmen und schalten mittels eines Raspberrys musste ich sehr oft - deswegen der Ansatz eine Platine dazu zu entwickeln. Sonst hätte ich natürlich bei dem Teil von Adafruit bleiben können: https://www.adafruit.com/product/815 > Ich setze fort vom anderen Thread: > > Alex G. schrieb: >> Also nach Möglichkeit alle drei Arten. > > Nicht "Arten". Gar keine "Oberbegriffe". Ganz konkret: Was alles? > > (Ohmsche, induktive, kapazitive Last... wird zwar auch im DC-Bereich > verwendet, entstand aber eigentlich aus der AC-Technik. Und ist viel > zu ungenau / beschreibt nicht ansatzweise, was zum Betrieb nötig.) > > Kommt denn jede Deiner Lasten gesichert mit Lowside-PWM klar? Spielt Low- oder high-side denn für die Last wirklich eine Rolle? Soweit ich dazu online was finden konnte, wirkt sich das nur auf die Schutzbeschaltung aus. Das meiste was ich vorhabe, ist jedenfalls schon mit anderen Mosfets getestet. Was nicht mit PWM klar kommt (z.B. EL-Inverter), hat einfach einen passenden Kodnensator + Widerstand als Tiefpass bekommen. flupps schrieb: > Z.B. brauchen einige Motoren o.g. Diode, andere Halb- oder H-Brücke. > Und nicht jede Last ist Lowside tauglich (möglicherweise soll GND > beider Schaltungen auf einem Potential sein oder aber GND ist nicht > "auftrennbar" zugänglich oder...). Weshalb eine richtig universelle > Ausgangsstufe eine Gegentaktstufe wäre. Je nach Last als CMOS oder > ergänzt mit N-Ch-/P-Ch. in 1 Gehäuse. Auch "brückbar" an 2. PWM_out. > Oder gar nicht im Kleinspannungsbereich, sondern besser via 3,3V-PWM > in einen Halbbrückentreiber, der z.B. die High Side invertiert zur > Low Side ausgibt - also nur den einen PWM-Eingang braucht. (Und halt > einen kleinen Wandler für dessen Versorgung.) Etc., pp. > > [Aufzählung in aller Eile, muß weder korrekt noch vollständig sein.] > Uff, okey, das geht über meinen Horizont. Abgesehen von Servos habe ich noch mit keinen Motoren gearbeitet welche sich nicht einfach an einem Labornetzteil betrieben liesen. Wenn, dann wird das aber einzigartig genug sein, dass ich dafür was passendes baue bzw. entsprechende Boards nehme. Selbiges für Schrittmotoren. Also das muss nicht von der Platine abgedeckt werden. > Wiederum vielleicht (^^) weißt also Du m. o. w. genau, was Du willst. > > Doch kann bisher niemand anderes so genau sagen, ob Du Dich dazu auch > wirklich in die richtige Richtung bewegst. Es fehlen schlicht Infos. > > Pack doch mal aus über Deine Laster. ,-) Naja, konkret würde ich zwei bestehende Projekte dadurch erstmal ersetzen. Das eine besteht aus rund 50W a 12V LEDs in 5 Kanälen. Das andere aus 8 Elektromagnet-Ventilen (etwa 5V und 100mA Verbrauch in angezogenem Zustand) und einem 5V DC Motor a ~500mA. Zudem baue ich grad was mit 12V EL-Invertern a ~200mA (erzeugen je nach Menge an EL-Panels/Wire Wechsel-Spannung von 150-300V bei 1000-3000Hz). Die sind wohl die anspruchsvollsten, da direkt an PWM nicht funktionsfähig (flackern). Leider weiss ich nicht exakt was drin steckt, da es vergossene Module sind. Aber mit Tiefpass gehts. Bin recht zuversichtlich dass das alles mit meiner Platine erstmal laufen wird. Ob man mittels genau auf die jeweilige Anwendung abgestimmte Schaltung "es besser machen könnte", ist mir nicht extrem wichtig. Nur über die Schutzbeschaltung muss ich mir noch klar werden.
:
Bearbeitet durch User
Evtl. lassen sich beide Seiten für Bauteile nutzen, z.b. den PCAxxxx nach unten.
Das habe ich auch in Betracht gezogen.
Soo, gute Nachricht! JLCPCB hat ganze arbeit geleistet - auch wenn es etwas mehr als zwei Wochen gedauert hat. Der IC Teil der Platine funktioniert schon mal. Lässt sich mit dem selben Code wie die Adafruit Platine ansprechen und eine LED fadet auf und ab in gleicher Art und Weise. Leider sind die Mosfets noch nicht angekommen.
:
Bearbeitet durch User
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.