Forum: Analoge Elektronik und Schaltungstechnik TP4056 zuwarm (72+C) dumm verlötet und schlechte Idee ?


von Bernd S. (Firma: Anscheinend Corner-Cases ;-)) (bernd_stein)


Lesenswert?

Eine geringere Ladespannung erhöht ja die Lade,- Entladezyklen:

https://www.youtube.com/watch?v=MPwtrrqknQo


Bernd_Stein

von Bernd S. (Firma: Anscheinend Corner-Cases ;-)) (bernd_stein)


Lesenswert?

Hallo zusammen,

ist euch auch schon aufgefallen, dass beim Entladen von Li-Ion-Akkus der 
Pluspol wärmer ist, wie der Rest der Zelle ?

Habe dies an 5 Zellen festgestellt, dass kann doch kein Zufall sein.
Warum wird dann aber die Temperaturerfassung immer in der Mitte der 
Zelle platziert?

Ach, bei den Pouchzellen soll es genau anderes herum sein. Lese und 
folgende :

https://www.pedelecforum.de/forum/index.php?threads/heisskleben-schaedlich-fuer-die-zellen.51846/page-3#post-911067

Es liegt wohl an der Kontaktierung der Zelle.
Hier auf Seite 40 beschrieben :

https://publica-rest.fraunhofer.de/server/api/core/bitstreams/6b470a72-f7c5-491d-b294-4815558c81cc/content



Bernd_Stein

: Bearbeitet durch User
von Bernd S. (Firma: Anscheinend Corner-Cases ;-)) (bernd_stein)


Angehängte Dateien:

Lesenswert?

Hallo zusammen,

dieses BATTERY PROTECTION IC macht mich wahnsinnig.
Habe es als 4S Konfiguriert, aber bereits bei einer Last von 500mA, wird 
der Ausgang ( P+ & P- ) gesperrt. D.h. die 16,4V werden zu 0V.

Leider hat man sich bei der Platine auch nicht an den Schaltplan 
gehalten.
Pin 2 VMP geht über den Widerstand nicht auf B+ sondern auf P+.
Habe dies geändert aber ohne Erfolg.

Hat jemand auch diese Problem ?


Bernd_Stein

von Bernd S. (Firma: Anscheinend Corner-Cases ;-)) (bernd_stein)


Angehängte Dateien:

Lesenswert?

Irgendwie ist die Platine zu sensibel, andere machen dieses Problem 
nicht, selbst bei 3A Belastung.

EB+ und EB- im Schaltplan ist auf der Platine P+ und P-, also ist Pin 2 
VMP doch richtig verbunden.

Pin 11 CTL ist jedoch auf GND zu legen ( siehe Anhang ).
Ich habe es direkt, also ohne Widerstand getan.

Pin 10 SEL ist über einen 4k7 Widerstand für 4S auf VDD und bei 3S auf 
GND zu legen.

: Bearbeitet durch User
von Bernd S. (Firma: Anscheinend Corner-Cases ;-)) (bernd_stein)


Angehängte Dateien:

Lesenswert?

Ich befasse mich gerade wieder mit dem TP4056-Modul, da ich gerne ein 
NTC bentutzen würde, der 10k Ohm bei Zimmertemperatur hat.

Dabei hab ich die PCB-Aufnahmen ein bischen bearbeitet.
Zum Glück sind auf der Rückseite nur 2 Leiterbahnen.
Leider muss ich noch ausklingeln wo diese unter den Bauteilen 
angeschlossen sind. Das Foto im Anhang ist mit IrfanView bearbeitet.


Bernd_Stein

: Bearbeitet durch User
von Bernd S. (Firma: Anscheinend Corner-Cases ;-)) (bernd_stein)


Angehängte Dateien:

Lesenswert?

So, einmal die Verbindung U2 ( DW01A ) Pin 3 ( OC ) zu 2-fach NMOS-FET 
Pin 5 ( Gate 2 ).
Die andere Verbindung U2 Pin 2 ( CS ) zu R6 ( 1k ) und dieser dann zu 
GND.



Bernd_Stein

von Bernd S. (Firma: Anscheinend Corner-Cases ;-)) (bernd_stein)


Lesenswert?


von Bernd S. (Firma: Anscheinend Corner-Cases ;-)) (bernd_stein)


Angehängte Dateien:

Lesenswert?

Damit es mir nicht noch nochmal bei der 3S-Konfiguration passiert.

Beim Anlegen der Spannung an B+ blitzt die Last ( Power LED's ) nur kurz 
auf.

Hatte dummerweise VC4 ( Pin 12 ) nicht nach Masse gebrückt, sondern VL 
mitbenutzt, da ich nicht mehr wusste dass VC1 ( Pin 15 ) nicht VH ist, 
sondern bereits auf der Platine über ein Widerstand mit Vdd verbunden 
ist.

Zum Glück wird ja bei der 3S-Konfiguration der 1k0 Widerstand von VL 
nicht benötigt, denn der 1k0 Widerstand der für SEL ( Pin 10 ) der nach 
Vss zu brücken ist, ist mir verlorengegangen.

Wichtig ist auch zu wissen, dass erst die Batteriespannung vorhanden 
sein muss und dann erst die Last zu zuschalten ist.


Bernd_Stein

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.