VHDL type conversion / Subtraktion

[Md M. (Firma: Potilatormanufaktur) (mdma)]

Hallo,

ich möchte zwei unsigned Werte subtrahieren, was im Ergebnis 
möglicherweise negativ wird, und das Ergebnis dann auch als signed 
weiterverwenden. Das mache ich bis jetzt so:

...

signal a : std_logic_vector (9 downto 0) := ("0000000000"); -- 0
signal b : std_logic_vector (9 downto 0) := ("1111111111"); -- 1023
signal y : std_logic_vector (10 downto 0);

...

y(9 downto 0) <= signed(unsigned(a) - unsigned(b));

process (y)
begin
  if(unsigned(a) < unsigned(b)) then    
    y(10) <= '1';
  else
    y(10) <= '0';
  end if;
end process;

...

Könnte mir bitte jemand erklären, wie man das richtig macht?

Dane und VG

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Md M. schrieb:
> Könnte mir bitte jemand erklären, wie man das richtig macht?
Man nimmt passende Datentypen für die Vektoren, man macht ein resize, 
dann castet man die Vektoren entsprechend und rechnet einfach mit 
signed.

> process (y)
BTW: in diese Sensitivliste gehören a und b statt y, wenn es schon 
unbedingt ein Prozess sein muss...

[Md M. (Firma: Potilatormanufaktur) (mdma)]

Aha, vielen Dank. Auf die Idee, den resize auf Minuend und Subtrahend 
anzuwenden statt auf das Ergebnis, bin ich nicht gekommen.

entity subtraktion is
end entity subtraktion;

library std;
use std.textio.all;

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_textio.all;
use ieee.numeric_std.all;

architecture test of subtraktion is

  signal a : std_logic_vector (9 downto 0) := ("0000000000"); -- 0
  signal b : std_logic_vector (9 downto 0) := ("1111111111"); -- 1023
  signal y : signed (10 downto 0);

begin

  y <= signed(resize(unsigned(a), y'length)) - signed(resize(unsigned(b), y'length));

  process (y)
    variable my_line : line;
  begin
    write(my_line, std_logic_vector(y));
    writeline(output, my_line);
  end process;

end architecture;

$ ghdl -a --ieee=synopsys subtraktion.vhdl && ghdl -r --ieee=synopsys subtraktion
UUUUUUUUUUU
10000000001

>> process (y)
> BTW: in diese Sensitivliste gehören a und b statt y, wenn es schon
> unbedingt ein Prozess sein muss...

Da hatte das Synthese-tool auch schon gewarnt, hatte aber andere Sorgen, 
zumal es trotzdem funktioniert hat. Ohnehin: Nein, sollte nicht 
unbedingt ein Prozess sein.

[Markus F. (mfro)]

Wenn Du sowieso vorzeichenbehaftet rechnen willst: warum definierst Du 
die Signale nicht gleich als signed und sparst dir die Typkonvertierung?

Dann sieht jeder, der deinen Code liest gleich, was Du da treibst.

[Md M. (Firma: Potilatormanufaktur) (mdma)]

Hab ich mittlerweile so gemacht.

[A. F. (chefdesigner)]

Wie macht man das bei gemischtem Code? Unser Codegenerator produziert 
VHDL mit Datentypen in Standard Logic. Könnte man sowas umschreiben 
lassen? Kennt da jemand tools?

Bisher mache ich einen Wrapper drum herum.

Die anderen schreiben ähnlich wie der TE mit Vektoren weiter.

[Md M. (Firma: Potilatormanufaktur) (mdma)]

Andi F. schrieb:
> Wie macht man das bei gemischtem Code?

An den Schnittstellen casten?
http://www.lothar-miller.de/s9y/uploads/Bilder/Usage_of_numeric_std.pdf

[Markus F. (mfro)]

Typkonvertierung im Port Mapping.

Das ist gleichzeitig auch so ungefähr das einzige, was man dort tun 
darf.