Vias mit Lötstopp bedecken - wann sinnvoll?

Gast #5469466
Lesenswert?

Hallo,

welche Vor- und Nachteile hat es Vias mit Lötstopplack zu bedecken? Ich 
weiß, dass man es bei kritischen Gehäusen wie BGA's machen muss, damit 
kein Lötzinn von den Pads zu den Vias fließen kann.

Aber wann sollte man es noch anwenden? Hat es irgendwelche EMV-Vorteile 
usw.?

Liebe Grüße
Gast #5469499
Lesenswert?

Den einzigen Vorteil, den ich sehe, ist daß der Bestückungsdruck mit 
deutlich kleineren Löchern zersiebt wird -> besser lesbar.

Man käme noch zum Messen besser ran, aber wer dazu Vias braucht hat 
vorher zu wenige Testpunkte verlegt.

EMV-Vorteile sehe ich keine.
Gast #5469503
Lesenswert?

Das mit dem Bestückungsdruck kann ich bestätigen.
Mit bedeckten Vias hat man viel mehr Platz für Text ;-)

Ein Nachteil, den ich mal irgendwo gelesen habe (bisher keine 
persönliche Erfahrung gemacht):
Bei Temperaturänderungen könnte die im Via eingeschlossene Luft sich 
ausdehnen und/oder Lufteuchtigkeit austreten und Schäden an der 
Durchkontaktierung verursachen. Daher sollte man Vias nur einseitig mit 
Lack überziehen.

Ein weiterer Nachteil (bei Prototypen): Mal schnell Fädeldraht an ein 
Via anlöten geht nicht mehr...
Gast #5469573
Lesenswert?

Transient65 schrieb:
> Hat es irgendwelche EMV-Vorteile
> usw.?

Nein, der Lötstopp ist ja isolierend, er ändert nur geringfügig die 
Impedanz von Leiterbahnen, aber das sagt nichts darüber aus, ob das für 
EMV gut oder schlecht ist. Im Wesentlichen ist das eine Geschmacksfarge, 
daher findet man beides in Millionenstückzahlen.

Rückstände vom Ätzen in den Vias darf es bei professioneller Fertigung 
nicht geben, ausserdem, wenn jemand nicht ordentlich spülen kann, sind 
die auch bei offenen Vias in den Bohrungen.

Vielleicht für Grobmotoriker: die Gefahr von Kurzschlüssen ist etwas 
geringer, wenn einem lose Schrauben auf das Motherboard fallen.

Georg
Gast #5469585
Lesenswert?

Tatsächlich ist es so, dass es Herstellerabhängig ist! Viele glaube das 
eine sei besser oder das andere. Wenn man an seiner Platine auch mal 
messen möchte, macht man die relevanten DKs einfach frei. 
Bestückungsdfruck wurde oben bereits genannt.

Ich hatte mal einen Hersteller der bei "chemisch Silber" die DKs nicht 
sauber bekommen hatte. Dadurch, dass ich sie verfüllen lies, platzen 
diese beim Reflowlöten.
Gast #5469639
Lesenswert?

Martin schrieb:
> Bei Temperaturänderungen könnte die im Via eingeschlossene Luft sich
> ausdehnen und/oder Lufteuchtigkeit austreten und Schäden an der
> Durchkontaktierung verursachen.

Das stimmt! Bei erhöhten Temperaturen kommt es vereinzelnd sogar zu 
Mikro-Explosionen!
Speziell dann, wenn man versehentlich mit Messspitzen auf der 
Leiterplatte rumstochert.
Geschlossenen VIAs verhalten sich gelegentlich wie richtige Tretmienen.

Ganz gefährlich wird es bei vergrabenen VIAs die praktische kein Ventil 
nach außen besitzen.

Mein Rat:
VIAs immer offen lassen! Vergrabene VIAs sind ein absolutes Tabu!

Sollten die VIAs doch mal verschlossen sein , dann kann man zur Not die
chinesische Akupunktur anwenden.

Damit sich jeder auskennt: Das sind ernstgemeinte Vorschläge !!
Gast #5470052
Lesenswert?

Bei mir sind die DK immer geschlossen.
Bei den zuletzt in eigener Produktion gefertigten 15.000 Baugruppen hat 
es beim Löten nie irgendwelche der hier beschriebenen Probleme gegeben.
Die Lp sind aus deutscher Fertigung und haben pro Stück etwa 300 
Durchkontaktierungen. Typ = MLL4.
Gast #5470091
Lesenswert?

Bürovorsteher schrieb:
> Bei den zuletzt in eigener Produktion gefertigten 15.000 Baugruppen hat
> es beim Löten nie irgendwelche der hier beschriebenen Probleme gegeben.

Aha, dann favorisiert ihr die Vakumfertigung.
Dann kann ja nichts passieren.
Das machen aber nur ganz wenige Hersteller!
Die Chinesen sind da auf jeden Fall nicht soweit.
#5470388
Lesenswert?

Dr.Via schrieb:
> VIAs immer offen lassen! Vergrabene VIAs sind ein absolutes Tabu!

nuja, üblicher Konsens (1) ist, daß die gedeckelten Vias sehr wohl ein 
kleines Loch haben. Das ist kleiner als der Restring, sodaß das Via 
selbst nicht voll Lack läuft aber sich keine Chemie drin festsetzen 
kann. Man hat somit den Vorteil der gedeckten Vias (bessere Lötbarkeit, 
da geringere Gefahr von Zinnbrücken) mit denen der offenen Vias (keine 
Chemieverschleppung möglich) kombiniert.

Ich lasse meine Platinen nur so fertigen und habe damit bisher nicht 
einen Ausfall gehabt.

(1) insbesondere bei chemischen Oberflächen sinvoll)

Solche Pauschalaussagen (siehe Zitat) sind eigentlich immer falsch.

Manche Hersteller machen es auch so, daß Sie Vias von einer Seite mit 
Lack füllen und die andere offen lassen. Dann hat man ebenfalls keine 
Probleme. Man kann dies auch Nachträglich mit einem Zusätzlichen 
Siebdruck erledigen um Sicherzustellen, daß die Vias dicht sind. Das ist 
nötig, wenn der Bestücker die Platinen mittels Vakuumsaugern bewegen 
will.

Wenn ein Via allerdings beidseitig mit Lack zugepfropft wird, dann gebe 
ich "Dr.Via" recht, dann ist es tatsächlich Pfusch der reklamiert werden 
sollte. Allerdings ist der Nachweis nur mittels aufwändiger Schliffprobe 
zu erbringen. Dafür muss man erstmal die Ausrüstung haben.
Gast #5471505
Lesenswert?

Wühlhase schrieb:
> Man käme noch zum Messen besser ran, aber wer dazu Vias braucht hat
> vorher zu wenige Testpunkte verlegt.

Wer klug ist, pflastert sich die Platine nicht mit redundanten, 
zusätzlichen Testpunkten zu, sondern deklariert von vornherein ohnehin 
vorhandene Vias zu Testpunkten. Das spart Platinenfläche.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren