Hallo, weis jemand was sich ST dabei gedacht hat? Der SRAM hängt normalerweise in der Busmatrix am D-Bus des ARM Kerns. Beim STM32F413 jedoch machen die das nicht so. Bei diesem hängt der SRAM nur am S-Bus und nur durch ein remappen nach 0x00000000 hängt der wieder am D-Bus. Dann kann meine MPU Implementierung keine Nullpointerzugriffe mehr finden. Im DB steht dazu noch folgendes: CPU can access SRAM1 memory via S-bus, when SRAM1 is mapped at the address range: 0x2000 0000 to 0x2003 FFFF. CPU can access SRAM2 memory via S-bus, when SRAM2 is mapped at the address range: 0x2004 0000 to 0x2004 FFFF. CPU can access SRAM1 memory via I-bus and D-bus, when SRAM1 is remapped at address 0x0000 0000 either by booting from RAM memory or by the remap mode. CPU can access SRAM2 memory via I-bus and D-bus, when SRAM2 is mapped at the address range: 0x1000 0000 to 0x1000 FFFF. Performance boosts up, when the CPU access SRAM memory via the I-bus. Hat da wer ne idee was die dazu bewegt hat? ARM gibt ja eigentlich vor, dass der am D-Bus hängen muss ab 0x20000000?
Angehängte Dateien:
-
busm_f411.png
(27 KB)
-
busm_f413.png
(36 KB)
