Hallo, ich übertrage 8 parallele LVDS Signale mit 500 Mbps (2ns). Durch die Übertragungsstrecke gibt es einen (nicht konstanten) Skew von ca 0.25ns zwischen den Kanälen. Soweit kein Problem, wenn man das Signal direkt parallel sampled ist alles i.O. Problem: Ich würde gerne mehrere gleiche Übertragungsstrecken hintereinanderschalten, sodass sich der mögliche Skew addiert. D.h. im Worst-Case hätte wäre der dann 0.5ns, bei 3x hintereinanderschalten entsprechend mehr. Frage: Gibt es ICs (Bezeichnung?) Die LVDS Daten samplen und wieder zeitlich ausrichten, d.h. den Skew entfernen sodass die nächste Stufe wieder ein synchrones Eingangssignal hat? Es wäre i.O. wenn dieser IC ein Taktsignal bekommt, d.h. nicht selbständig auf die Frequenz synchronisieren muss. Danke Bert
Bert schrieb: > Frage: Gibt es ICs (Bezeichnung?) Die LVDS Daten samplen und wieder > zeitlich ausrichten Ich vermute nein, zu wenig Bedarf, lässt sich aber sicher mit einem FPGA machen. Georg
Bert schrieb: > Gibt es ICs (Bezeichnung?) Die LVDS Daten samplen und wieder > zeitlich ausrichten, d.h. den Skew entfernen sodass die nächste Stufe > wieder ein synchrones Eingangssignal hat? Leiterbahn-/Kabellänge? 0.25ns entsprechen irgendetwas in der Größenordnung von 5cm (je nach Aufbau).
Hallo, vielleicht hilft Dir dieser Artikel weiter. Der DS90CF388 unterstützt deskew. http://www.ti.com/lit/an/snla168/snla168.pdf mfg Klaus
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.