Forum: FPGA, VHDL & Co. Timing Constraints Einfluss Synthese


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Tobi (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Hallo Leute,

ich würde gernde wissen ob und welche Timing constraints die Synthese 
auch beeinflussen?
Ich benutze Xilinx Vivado und man kann bei jeden constraint file anhaken 
ob es für die Synthese und oder für die Implementierung verwendet werden 
soll.
Bisher ist mein Eindruck das es ausreicht den Hacken nur für die 
Implementierung zu setzten.
Meiner Meinung nach sind Timing Constraints( false path ) und Placement 
Constraints (set_property) nur für die Implementierung (also Place & 
Route) relevant. Stimmt das so?

Danke schon mal für eure Antworten

mfg

Tobi

von Weltbester FPGA-Pongo (Gast)


Bewertung
-2 lesenswert
nicht lesenswert
Was ist das für eine Frage?

Synthese-Constraints sind natürlich nur zum Spass drin, um Neulinge zu 
verwirren. Erfahrene Profis lassen die einfach weg, dann klappen 
Synthese und Routing viel besser. Probiere es aus.

von Duke Scarring (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Naja, bei Xilinx ISE hatte ich nicht den Eindruck, das XST die 
Constraints tatsächlich berücksichtigt. Aber bei Vivado soll ja alles 
besser sein...

Duke

von Chris (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Moin, Tobi.

Ich kenne mich jetzt leider mit Xilinx-Tools nicht so gut aus,
daher Vorsicht mit meiner Aussage.
Ein gutes/fortgeschrittenes FPGA-Tool (Fimen wie Xilinx, Altera und 
Synopsys sind für gute Tools bekannt) nutzt Timing-Constraints schon bei 
dem ersten Synthese-Schritt aus, um Logik-Einheiten mit unkritischem 
Timing weniger Ressourcen zuzuteilen und die guten/meisten Ressourcen 
dann für kritische Logikteile aufzusparen.
Ich benutze zB. eine kastrierte Synplify-Version für die Synthese (also 
das vor Place und Route). Die liefert unterschiedliche Ergebnisse, wenn 
ich ihr Timing-Constraints gebe oder sie weglasse.

Grüße, Chris

von Berti (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Chris schrieb:
> um Logik-Einheiten mit unkritischem
> Timing weniger Ressourcen zuzuteilen und die guten/meisten Ressourcen
> dann für kritische Logikteile aufzusparen.

Was sind denn solche "guten Resourcen" und "kritische Lögikteile"?

von Duke Scarring (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Berti schrieb:
> Was sind denn solche "guten Resourcen" und "kritische Lögikteile"?
Gute Ressourcen sind die, die zuerst ausgehen: BRAMs oder DPS-Blöcke.
Die kritische Logikteile sind da, wo das Timing zu eng ist.
Da geht dann jede Synthese anders aus...

Duke

von Tobi (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Ok danke für die Antworten,

mir ist einfach nur aufgefallen, dass wenn ich ein timing constraint 
schreibe, das Resultat immer das gleiche ist, egal ob ich das consraint 
nur für die implementierung oder für beides einstelle.
Von da an hab ich jedes Timing/Debug Constraint immer nur für die 
Implementierung angehackt.
Jetzt wollte ich nur mal fragen ob das gut so ist?

mfg

Tobi

von Markus W. (elektrowagi78) Benutzerseite


Bewertung
-1 lesenswert
nicht lesenswert
1) anhacken -> anhaken!

2) Es gibt constraints, die nur bei der IMPL wichtig sind und umgekehrt. 
Dann macht es keinen Sinn, sie in zwei files zu haben oder sie auf 
andere Bereiche anzuwenden

3) Es gibt welche, die für beide Bereiche wichtig sind. die müssen mit 
einem Haken (nicht Hacken) versehen werden.

Siehe constraint guide

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.