Gast
#5554579
Hallo, ich habe eine Frage zum Aufbau eines Speicherbausteins und würde mich über eure Hilfe freuen. Die Aufgabenstellung lautet: Gegeben ist ein Speicherbaustein, der mit einer Matrix von 256x256 Speicherelementen aufgebaut ist. Die logische Aufteilung des Speichers aus Anschlusssicht ist N Worte zu 32 Bit Wortbreite. 1.) Bestimmung der Anzahl der Worte N Ich bin mir hier nicht ganz sicher, wie die Wortbreite definiert ist. Kann man sagen, dass N = 8 ist, und dass man dann mit 8 Worten je 32 bit Wortbreite auf 256 bit Breite kommt? 2.) Bestimmung der Wortbreite der Adresse insgesamt und die Aufteilung des Adresswortes in Zeilen und Spaltenadresse Hier habe ich leider keinen Ansatz finden können. 3.) Bestimmung von m und n für den m-zu-n Zeilenadressdekoder Hier habe ich überlegt, dass m und n gleich 8 sind, weil 2^8 dann 256 Speicherzellen ergibt. Ist diese Annahme richtig? 4.) Bestimmung der Anzahl der Spaltenmultiplexer (j-zu-1) sowie den Parameter j Meine Überlegung war hier, dass 8 Multiplexer zum Einsatz kommen wegen 8 Worten, und dass die je 4-zu-1 aufgebaut sind, da 8*4 dann 32 Bit ergibt. Könnt Ihr mir etwas helfen bei der Aufgabe. Das wäre nett.