auf array ( vector) element zugreifen mit integer

[armin (Gast)]

hi,
ich wollte über einen externen integer Eingang immer ein bestimmtes bit 
auf 0 setzen.

aber ich kann weder mit dem Eingangssignal, noch mit einem internen 
Signal auf die Elemente meines Vectors zugreifen!

Bei der for schleife geht das ja einigermaßen mit dem <index>..

Hat jemand eine Idee? Vielen DAnk

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;

entity sch is
port(
Cin : in bit;
count : in integer range 0 to 7;
A : out bit_vector(7 downto 0)
);
end entity sch;

architecture verhalten of sch is
signal reg : bit_vector(7 downto 0)  := "00000001";
signal index : integer range 0 to 7 := 0;
begin

-- gesamtes signal auf 0 ;
reg <= (reg'range =>'0');
-- da ander stelle "index" soll eine 1 geschrieben werden
reg(index) <='1';
A<=reg;
end architecture verhalten;

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

armin schrieb:
> ich wollte über einen externen integer Eingang immer ein bestimmtes bit
> auf 0 setzen.
Für die Synthese oder nur für die Simulation?

> aber ich kann weder mit dem Eingangssignal, noch mit einem internen
> Signal auf die Elemente meines Vectors zugreifen!
Warum nicht? Was passiert stattdessen?

[armin (Gast)]

Es erscheint der Fehler:

** Error: C:/Modeltech_pe_edu_10.4a/schieby.vhd(15): Nonresolved signal 
'reg' has multiple sources.
  Drivers:
    C:/Modeltech_pe_edu_10.4a/schieby.vhd(20):Conditional signal 
assignment line__20
    C:/Modeltech_pe_edu_10.4a/schieby.vhd(22):Conditional signal 
assignment line__22
** Error: C:/Modeltech_pe_edu_10.4a/schieby.vhd(24): VHDL Compiler 
exiting

[armin (Gast)]

das mit dem range 0 to 7
habe ich nur hingeschrieben, weil ich überhaupt nicht weiter weiß :D

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Was passiert, wenn du sowas probierst:

:
process (reg) begin
  -- gesamtes signal auf 0 ;
  reg <= (reg'range =>'0');
  -- da ander stelle "index" soll eine 1 geschrieben werden
  reg(index) <='1';
end process;
:

Oder sowas:

  reg <= (index=>'1', others =>'0');

BTW: bitte [vhdl] Tags um den Code setzen! Siehe die Beschreibung über 
jedem Texteingabfeld.

[armin (Gast)]

ok danke!

gute Frage , wieso : ich nehme an für die Simulation . Es soll einfach 
in modelsim simulierbar sein ( Anfänger :D).

Also mit dem folgenden Code geht das.
Ich frage mich , warum das nur mit einem Prozess geht -.- ...

process (reg) begin
  -- gesamtes signal auf 0 ;
  reg <= (reg'range =>'0');
  -- da ander stelle "index" soll eine 1 geschrieben werden
  reg(index) <='1';
end process;

das  erschreckt mich ein bisschen :

   reg <= (index=>'1', others =>'0');

es setzt vielleicht das element "index" auf 1 und die anderen auf 0 ;
also auch ohne im Prozess zu sein zu müssen! Das wäre eine sehr 
angenehme Alternative.

danke auf jeden Fall !

Wichtig wäre die Frage (für mich), warum das nicht so geht wie ich es 
gemacht habe !

[armin (Gast)]

kommen die vhdl - tags eigentlich nicht automatisch ?
nachdem ich die mal angewendet habe, sieht das nämlich so aus, wie bei 
dem ersten post hier, wo ich die nicht explizit angegeben habe.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

armin schrieb:
> wie bei dem ersten post hier, wo ich die nicht explizit angegeben habe.
Aber ich. Hinterher. So viel zur "Automatik"...  ;-)

armin schrieb:
> Wichtig wäre die Frage (für mich), warum das nicht so geht wie ich es
> gemacht habe !
Weil du dort aus zwei nebenläufigen Anweisungen gleichzeitig '0' und 
'1' auf das selbe Signal treibst. Das sagt auch die Fehlermeldung.

VHDL ist nicht wie eine prozedurale Programmiersprache, wo das Programm 
"von oben nach unten" abgearbeitet wird. Das kann man sich in einem 
Prozess ein wenig "hinmauscheln", denn im Prozess "gewinnt" die letzte 
Zuweisung vor dem nächsten wait oder vor dem Prozessende.