Hallo, ich benötige für eine Pipeline eine 2D-DMA-Komponente, die per Avalon-Bus auf einen externen Speicher zugreift. Der Speicher hat ein internes Avalon-Interface mit einer Busbreite von 128-bit, mein DMA soll jedoch ein 8-bit breites Interface haben. Meine Frage: Kann ich meinen DMA als 8-bit-Komponente implementieren, und der Platform Designer übernimmt den Rest (d.h. 128-bit zu 8-bit Serialisierung bei Bursted Access)? Vielen Dank
Gast
#5561037
Irgenwie wirst Du ein interface definieren müssen, das mit 8 Bit auskommt und eine Schreib-Lese-Funktion realisieren müssen. D.h. Pufferung der 16 8 Bit Worte auf Deiner Seite.
Gast
#5561041
Was passiert denn wenn du dein 8Bit Avalon Interface mit dem 128Bit Interface verbindest. Wenn du Glück hast werden passende mm_interconnets eingebaut, wenn nicht musst du es selbst machen.
Ich komme aus der Xilinx-Welt, und dort macht der das mit den AXI-Interfaces automatisch. Klar, der Logik-Overhead ist dort exorbitant hoch, und da ich keine Erfahrung mit dem Platform Designer und Quartus habe, wollte ich - bevor ich mit der Entwicklung starte - euer Wissen abrufen. M. W. schrieb: > Irgenwie wirst Du ein interface definieren müssen, das mit 8 Bit > auskommt und eine Schreib-Lese-Funktion realisieren müssen. D.h. > Pufferung der 16 8 Bit Worte auf Deiner Seite. Das wäre wohl der Worst Case (klingt dramatischer, als es ist). Donni D. schrieb: > Was passiert denn wenn du dein 8Bit Avalon Interface mit dem 128Bit > Interface verbindest. Wenn du Glück hast werden passende mm_interconnets > eingebaut, wenn nicht musst du es selbst machen. Da ich bisher nichts in die Richtung entwickelt habe, kann ich dazu auch noch nichts sagen.
Gast
#5561072
Der Platform Designer macht schon ziemlich viel automatisch. Sowohl Busbreiten als auch Taktdomänenübergänge. An sich schon ein cooles Tool. Auch Busarbitrierung wird automatisch gebildet. Also einfach mal probieren was es macht wenn du keine Puffer Logik einbaust, zur Not musst du sie dabei bauen.
Gast
#5573694
Donni D. schrieb: > Der Platform Designer macht schon ziemlich viel automatisch. Sowohl > Busbreiten als auch Taktdomänenübergänge. Die Domänenübergänge erschlägt er aber einfach mit einem FIFO und das erledigt noch nicht das Problem der handlings, das man darum stricken muss. Die eigentlich Arbeit bleibt dem Designer, bzw dem, der das Design dan reparieren und vervollständigen muss, nachdem der Student zwei Monate damit verbracht hat, etwas Lustiges zusammenzuklicken, von dem er glaubt, dass es mal ein Prozessorsystem wird, wenn es erwachsen ist.