Xilinx FIR-compiler - natives interface weg?

[Vivado-Umsteiger (Gast)]

Ich benutze einen Xilinx FPGA, um schnelle Filterungen zu machen, bevor 
Daten in den STM32 gehen und stehe vor der Aufgabe, einen neueren 
Baustein zu implementieren. Ich habe gestern mit Vivado versucht, einen 
FIR dafür zu erzeugen, musste aber feststellen, dass es dort kein 
natives Interface mehr zu geben scheint. Ich benutze schon seit 2 Jahren 
nur Vivado, das war mir aber so nicht aufgefallen. Habe länger keinen 
Filter mehr gebaut. Egal wo und was ich drücke, es werden alle Signale 
für Daten und Koeffizienten zusammengefasst und in einen "SAXI" Port 
gepackt. So taucht dort nun ein Anschluss mit 47downto0 auf wo ich Ports 
für 16 Bit Daten und Koeffizienten erwartet hätte.

Das Vehalten des FIR-Compilers ist auch nicht mehr 100% dementsprechend, 
was ich vom ehemaligen aus ISE kenne. Bei einigen features ist mir trotz 
Lektüre des Doku nicht klar, was dort einzustellen ist und wofür das 
sein soll.

Gibt es eine Möglichkeit, das alte Interface zu bekommen oder zu 
verwenden, bzw mit dem ISE ein Filterdesign zu machen und es in Vivado 
zu importieren? Ich konnte es nicht direkt ausprobieren, weil ISE nicht 
mehr installiert ist. Sollen wir auch nicht mehr benutzen.

Falls das nicht geht: Wie zerlegt man den AXI Anschluss am 
Geschicktesten, um direkt an die Daten ranzukommen? Ich möchte ungern 
mein komplettes Frontend ändern müssen, weil dies im timing auf die 
Koeffizientenerzeugung und die Verschachtelung der Rechenschleifen 
angepasst ist.

[Christian R. (supachris)]

Richtig, das native Interface gibts schon lange nicht mehr. Ich glaube 
das war sogar in der letzten ISE schon verschwunden.

Aber wieso alles zusammen? Als ich das letzte Mal einen FIR benutzt 
habe, wurden die Koeffizienten an S_AXIS_RELOAD reingeklappert, die 
Daten an S_AXIX_DATA und die allgemeine Konfig, sofern erforderlich an 
S_AXIX_CONFIG.
An M_AXIS_DATA kommen dann die gefilterten Daten raus.
Und insgesamt ist das AXI Streaming Zeugs nicht viel wilder als ein 
normales FIFO Interface.
Lediglich bei den Koeffizienten musst du für den letzten das TLAST 
generieren.

[J. S. (engineer)]

Christian R. schrieb:
> Richtig, das native Interface gibts schon lange nicht mehr. Ich glaube
> das war sogar in der letzten ISE schon verschwunden.

Ich sehe auch nicht unbedingt den Sinn in einem solchen Core. FIRs baue 
ich schon seit 10 Jahren per Hand, bzw mit COPY&PASTE. Dann hat man die 
Details unter Kontrolle und es ist portierbar. Den Compiler würde ich 
nur verwenden, wenn es unbedingt in ein aktuelles AXI-Design hinein 
soll.