Hallo, ich habe heute gesehen, dass die meisten Abblockkondensatoren (0805, ~100nF) eine Grenzfrequenz von ca. 20-30MHz aufweisen. In den Datenblättern von einigen MCU's steht allerdings drin, dass ein Ablockkondensator von ~100nF mit einer Grenzfrequenz von min. 200MHz genutzt werden soll. (Taktfrequenz in diesem Fall ~48MHz). Klar ergibt Sinn. Aber ich finde keine 100nF MLCC mit einer Resonanzfrequenz von 200MHz. Meist eher faktor 10 kleiner. Und 48MHz sind doch quasi Gleichspannung? Da wird man doch noch keine Low-ESL Kondensatoren oder mehrere parallel benötigen. Oder doch? Eine Aufklärung wäre echt toll.
:
Verschoben durch Moderator
Danish B. schrieb: > Hallo, > > ich habe heute gesehen, dass die meisten Abblockkondensatoren (0805, > ~100nF) eine Grenzfrequenz von ca. 20-30MHz aufweisen. > > > In den Datenblättern von einigen MCU's steht allerdings drin, dass ein > Ablockkondensator von ~100nF mit einer Grenzfrequenz von min. 200MHz > genutzt werden soll. (Taktfrequenz in diesem Fall ~48MHz). > > Klar ergibt Sinn. Aber ich finde keine 100nF MLCC mit einer > Resonanzfrequenz von 200MHz. Meist eher faktor 10 kleiner. > > Und 48MHz sind doch quasi Gleichspannung? Da wird man doch noch keine > Low-ESL Kondensatoren oder mehrere parallel benötigen. Oder doch? > > Eine Aufklärung wäre echt toll. Die MCU-Hersteller sagen aber auch meistens in begleitenden Papers wie das Abblock-Konzept aussehen soll. Und wenn die das nicht dazuschreiben und solch seltsame Forderungen stellen - Mail an die und nach den Typen fragen, die sie vorschlagen.... meistens stellt sich dann heraus das es nicht 100n sondern 10n/100n sind, das dann die Bauform nur mehr 0402 oder kleiner ist (und damit die Kapazität auch bei 1V8 oder 2V5 mitnichten 100n beträgt), das nicht 0402 sondern 0204 oder 0306 statt 0603 verwendet wurden etc etc.... Und dann lese auch die ANs von FPGA-Herstellern, da gibts einiges das zB. von Xilinx recht brauchbar ist.... MiWi MiWi
@ Danish B. (danishbelal) >ich habe heute gesehen, dass die meisten Abblockkondensatoren (0805, >~100nF) eine Grenzfrequenz von ca. 20-30MHz aufweisen. Nö. Das ist bestenfalls die Resonanzfrequenz, bei welcher der Kondensator die minimale Impedanz hat. Bei höheren Frequenzen wirkt er zwar leicht induktiv, ist in Summe aber immer noch recht niederohmig und damit wirksam. >In den Datenblättern von einigen MCU's steht allerdings drin, dass ein >Ablockkondensator von ~100nF mit einer Grenzfrequenz von min. 200MHz >genutzt werden soll. (Taktfrequenz in diesem Fall ~48MHz). Wo denn? >Klar ergibt Sinn. Aber ich finde keine 100nF MLCC mit einer >Resonanzfrequenz von 200MHz. Meist eher faktor 10 kleiner. Weil die Aussage Unsinn ist. >Und 48MHz sind doch quasi Gleichspannung? Unsinn^2. > Da wird man doch noch keine >Low-ESL Kondensatoren oder mehrere parallel benötigen. Oder doch? Quark. >Eine Aufklärung wäre echt toll. Stromversorgung für FPGAs
Angehängte Dateien:
-
uc-bypass.png
11 KB
Falk B. schrieb: > Wo denn? Siehe Anhang. Oder hier auf Seite 13: http://ww1.microchip.com/downloads/en/DeviceDoc/40001943A.pdf >>Klar ergibt Sinn. Aber ich finde keine 100nF MLCC mit einer >>Resonanzfrequenz von 200MHz. Meist eher faktor 10 kleiner. > > Weil die Aussage Unsinn ist. > >>Und 48MHz sind doch quasi Gleichspannung? > > Unsinn^2. :)
Danish B. schrieb: > Aber ich finde keine 100nF MLCC mit einer Resonanzfrequenz von 200MHz. > Meist eher faktor 10 kleiner. Weil diese "Grenzfrequenz" von den parasitären Induktivitäten der Anschlüsse und "Kondensatorplatten" kommt, musst du einfach nur eine kleinere Bauform nehmen. > Aber ich finde keine 100nF MLCC mit einer Resonanzfrequenz von 200MHz. Das Wort "Grenzfrequenz" ist hier auch etwas ungünstig. Du solltest nach "mlcc impedance" suchen. Da findest du dann die ganzen Untersuchungen. > Und 48MHz sind doch quasi Gleichspannung? Ja, dan könnte man naiv annehmen, wenn man von CPU-Frequenzen im GHz Gereich hört und diese Frequenzen nicht hinterfragt. Danish B. schrieb: > Falk B. schrieb: >> Wo denn? > Siehe Anhang. Ich sehe da nichts von einer "Grenzfrequenz", sondern lediglich die bekannte Resonanzfrequenz. Das sind aber 2 Paar Stiefel. Und jetzt wäre es mal interessant, zu sehen, was Microchip dann auf seinen eigenen EVAL-Boards verbaut...
:
Bearbeitet durch Moderator
Lothar M. schrieb: > Danish B. schrieb: >> Aber ich finde keine 100nF MLCC mit einer Resonanzfrequenz von 200MHz. >> Meist eher faktor 10 kleiner. > Weil diese "Grenzfrequenz" von den parasitären Induktivitäten der > Anschlüsse und "Kondensatorplatten" kommt, musst du einfach nur eine > kleinere Bauform nehmen. Die sind zwar besser, aber immer noch nicht bei 200MHz >> Aber ich finde keine 100nF MLCC mit einer Resonanzfrequenz von 200MHz. > Das Wort "Grenzfrequenz" ist hier auch etwas ungünstig. Du solltest nach > "mlcc impedance" suchen. Da findest du dann die ganzen Untersuchungen. Danke, gutes Stichwort! >> Und 48MHz sind doch quasi Gleichspannung? > Ja, dan könnte man naiv annehmen, wenn man von CPU-Frequenzen im GHz > Gereich hört und diese Frequenzen nicht hinterfragt. Ja genau :( > Danish B. schrieb: >> Falk B. schrieb: >>> Wo denn? >> Siehe Anhang. > Ich sehe da nichts von einer "Grenzfrequenz", sondern lediglich die > bekannte Resonanzfrequenz. Das sind aber 2 Paar Stiefel. Ich habe das verwechselt. Ich meinte in beiden Fällen die Resonanzfrequenz.
Angehängte Dateien:
-
pic18-bypass.png
17 KB -
pic32-bypass.png
120 KB
Lothar M. schrieb: > Und jetzt wäre es mal interessant, zu sehen, was Microchip dann auf > seinen eigenen EVAL-Boards verbaut... Laut Stromlaufplan: Auf dem "Curiosity High Pin Count (HPC) Development Board" für 8bitter: 1µF und 100nF parallel. Auf dem "PIC32MZ Embedded Connectivity with FPU (EF) Starter Kit" für 32bitter: 10nF und 100nF parallel. http://ww1.microchip.com/downloads/en/DeviceDoc/Curiosity-High-Pin-Count-Dev-Board-User-Guide-40001856A.pdf http://ww1.microchip.com/downloads/en/DeviceDoc/70005230B.pdf Ich werde wahrscheinlich auch 10nF und 100nF parallel schalten. Aber davor steht noch einiges an Recherche an.
Ggf. kann man hier mal Impedanz- und ESR-Verläufe von Kemet-Cs anschauen: http://ksim.kemet.com/Default.aspx
Danish B. schrieb: > Falk B. schrieb: >> Wo denn? > > Siehe Anhang. Da steht nirgendwo "Grenzfrequenz" Wie Falk schon sagte, sind Grenzfrequenz und Resonanzfrequenz zwei (sehr) verschiedene Paar Schuhe. Es gibt auch keinen triftigen Grund für eine derartige Forderung. Enscheidend ist die absolute Größe des ESR bei der Arbeitsfrequenz, aber nicht bei welcher Frequenz er sein Minimum hat. Bedenke auch, daß jedes Stück Leiterzug, Anschlußbeinchen und auch Bonddraht eine parasitäre Induktivität hat. Man rechnet überschlägig mit 1nH pro mm. Ein Schwingkreis aus 1mm Leitung und einem idealen 100nF Kondensator kommt dann schon auf nur noch 16MHz Resonanzfrequenz.
Danish B. schrieb: > Laut Stromlaufplan Schade, dass da keine BOM dabei ist. Denn dann hätte man mal nachsehen können, wie der Impedanzverlauf dieser Kondensatoren aussieht.
@Danish B. (danishbelal)
> uc-bypass.png
Jaja, schöner Unsinn, vermutlich von einem Praktikanten oder
"Wirtschaftsingenieur" oder "Produktmanager" geschrieben. Es gibt keine
100nF Kondensatoren mit derartig hohen Resonanzfrequenzen. Rechne mal
die parasitären Induktivitäten aus, die dafür nötig wären.
@ Danish B. (danishbelal) >Auf dem "Curiosity High Pin Count (HPC) Development Board" für 8bitter: >1µF und 100nF parallel. Naja, die hochkapazitiven MLCC sind halt seit einiger Zeit in Mode. Funktionieren im Prinzip auch gut. >Auf dem "PIC32MZ Embedded Connectivity with FPU (EF) Starter Kit" für >32bitter: >10nF und 100nF parallel. Ist meist Unsinn. Bei 0603 oder kleiner bringen 10nF keinen Vorteil mehr. Viel wichtiger ist die nierderimpedante Anbindung an den IC bzw. die VCC/GND Lagen.
Falk B. schrieb: > @Danish B. (danishbelal) > >> uc-bypass.png > > Jaja, schöner Unsinn, vermutlich von einem Praktikanten oder > "Wirtschaftsingenieur" oder "Produktmanager" geschrieben. Es gibt keine > 100nF Kondensatoren mit derartig hohen Resonanzfrequenzen. Rechne mal > die parasitären Induktivitäten aus, die dafür nötig wären. Ich komme auf 1/(4*Pi^2* [200MHz]^2 * 100nF) = 6,3fH (Femto-Henry). Mit den o.g. 1nH/mm wäre das eine maximale Leiterlänge von 6,3µm. Und das auch nur bei idealem Kondensator. Falk B. schrieb: > Ist meist Unsinn. Bei 0603 oder kleiner bringen 10nF keinen Vorteil > mehr. > Viel wichtiger ist die nierderimpedante Anbindung an den IC bzw. die > VCC/GND Lagen. Sind die 0603er 100nF aufgrund Ihrer kleinen Größe bereits so nieder-induktiv, dass die 10nF auch nicht mehr viel bewirken?
Angehängte Dateien:
-
Murata.jpg
410 KB
Danish B. schrieb: > Sind die 0603er 100nF aufgrund Ihrer kleinen Größe bereits so > nieder-induktiv, dass die 10nF auch nicht mehr viel bewirken? Murata bietet eine gute Seite an. Da kannst Du Dir die Parameter alle anschauen und vergleichen. Man staunt da manchmal. Nicht nur das Dielektrikum ist wichtig, auch die Abmessungen von Kerkos wirken sich auf die Spannungsabhängigkeit der Kapazität aus. Aber schau mal selber. http://ds.murata.co.jp/simsurfing/mlcc.html?lcid=en-us mfg klaus
@ Danish B. (danishbelal) >Sind die 0603er 100nF aufgrund Ihrer kleinen Größe bereits so >nieder-induktiv, dass die 10nF auch nicht mehr viel bewirken? Meistens ja. Wie gesagt, es gibt ja seit Jahren den Trend, die Entkopplung nicht mit vielen 100nF sondern gleich mit eher wenigen hochkapazitiven MLCCs zu machen, z.B. X x 1uF.
Falk B. schrieb: > @ Danish B. (danishbelal) > >>Sind die 0603er 100nF aufgrund Ihrer kleinen Größe bereits so >>nieder-induktiv, dass die 10nF auch nicht mehr viel bewirken? > > Meistens ja. Wie gesagt, es gibt ja seit Jahren den Trend, die > Entkopplung nicht mit vielen 100nF sondern gleich mit eher wenigen > hochkapazitiven MLCCs zu machen, z.B. X x 1uF. die, wenn man nicht 50V-Typen nimmt - dann bei der Betriebsspannug auch nur mehr 100nF haben...
> .. z.B. X x 1uF. Reden wir von Gate Treibern ? Nachdem man sich von Steckbrett und Streifenleiter geloest hat kommt die Leiterplatte als Kapazitaet ins Spiel. Fuer erhoehte Anforderungen, schnelle Controller, FPGA, draengen sich Multilayer nicht nur wegen der vielen Anschluesse auf, sondern speziell auch fuer die Entkopplung. Wenn jeder Speiseanschluss eines FPGA entkoppelt werden soll, hat man die Rueckseite hinter dem FPGA schnell mit Caps gefuellt. Den Rest macht man mit der Lagenkapazitaet des Multilayers.
@ MiWi (Gast) >> Meistens ja. Wie gesagt, es gibt ja seit Jahren den Trend, die >> Entkopplung nicht mit vielen 100nF sondern gleich mit eher wenigen >> hochkapazitiven MLCCs zu machen, z.B. X x 1uF. >die, wenn man nicht 50V-Typen nimmt - dann bei der Betriebsspannug auch >nur mehr 100nF haben... Ketzer! ;-) Naja, wenn man gescheite 6V Typen sucht und findet, haben die bei 3,3V noch um die 50-70% ihrer Nennkapazität.
@T Rroll (Gast) >> .. z.B. X x 1uF. >Reden wir von Gate Treibern ? Nö, mehr oder minder normalen Digital-ICs in Form von Mikrocontrollern, FPGAs, DPSs etc. >Nachdem man sich von Steckbrett und Streifenleiter geloest hat kommt die >Leiterplatte als Kapazitaet ins Spiel. Jaja, aber das ist ein anderes Thema und ein GANZ anderer Frequenzbereich. >jeder Speiseanschluss eines FPGA entkoppelt werden soll, hat man die >Rueckseite hinter dem FPGA schnell mit Caps gefuellt. Den Rest macht man >mit der Lagenkapazitaet des Multilayers. Das ist eher ein Glaube als Wissen. Das haben wir aber schon mehrfach ausgiebig diskutiert.
Man sollte sich wegen der SRF der Abblock Cs nicht unbedingt in die Hose machen:-) Da spielen so viele parasitäre Einflüsse mit, daß die reinen C Eigenschaften gar nicht mehr alleine zur Geltung kommen. Auch die inneren IC parasitären Bonding Anschlüße darf man nicht ignorieren. Es ist kein Zufall, daß viele schnellere uC und FPGAs eine Unmengen an Vdd und Vss Pinpaare haben. Zusammen mit einer Multilayer PCb mit solider Groundplane und Vdd Plane hat man schon mal eine solide Ausgangsbasis. Am besten ist es die vorgeschriebenen Cs ganze nahe an diesen Pinpaaren zu plazieren, so daß sich minimale Entfernungen der Vdd und Vss Anschlüsse ergeben. Wenn man sich nun an die Ratschläge im Datenblatt bzgl. Bauteilwahl hält geht in der Realpraxis kaum jemals was schief. Man sollte auch immer bedenken, daß parallel schalten von Cs generell die Aggregat SRF durch Halbierung der Bauteil Induktivität erhöht. Bei zweilagigen LP kann man bestenfalls die Cs so nahe wie möglich an den Pinpaaren anordnen und für eine vernünftige Massefläche sorgen. Wird am Ende nicht ganz so gut wie bei einer mehrlagigen LP sein, führt aber kaum jemals zum Versagen. Gut, ich beschäftige mich in der Regel mit nichts schnellerem als z.B ein ST32F4xx. Wenn ich dort bei meinen Aufbauten die Flanken der Schaltsignale mit einem 400Mhz Oszi untersuche sind die Flanken Bilderbuch artig gut mit minimalen Aberationen. Damit kann man leben. Wer keinen Breitband Oszi mit guten Tastköpfen hat und sich mit High-Speed Meßtechnik noch nicht richtig auskennt, braucht sich da gar nicht zu sehr echauffieren weil die Realität sowieso nicht einmal annähernd erfaßt werden kann. Um Flankensignale realitätsnah erfassen zu können müssen die Messpunkte schon beim Design in der LP impedanzgerecht mit mikrowellen gerechten Koaxanschlüssen vorgeplant werden um Signalverzerrungen durch Impedanz Änderungen und parasitäre Effekte zu minimalisieren. Oft helfen auch kleine Serienwiderstände Reflektionen zu vermindern und für bessere Signalflanken zu sorgen. Jegliche Imperfektion der Tastkopfanschlüsse führt zu geschädigter Messungserfassung. Signal und Meß Verarbeitung muß Bandbreiten gerecht realisiert werden. Das alleinige Vorhandensein eines High Speed Oszis garantiert überhaupt nichts. Man muß da schon im Rahmen der Mikrowellentechnik denken und keine Vereinfachungen machen die das mögliche Meßergebnis verfälschen kann. Source und Load müssen bei High Speed immer Impedanz gerecht behandelt werden. 10Mohm Tastköpfe sind da fehl am Platz und es müssen die dazugehörenden Tastköpfe fachgerecht verbunden werden. Sehr oft sieht man Dinge die auch ein guter Oszi wegen schlechter Meßerfassung nur vorgaukelt. Schlechte Masseverbinungen gibt es leider auch zu oft. Viele moderne High Speed differenzial Verbindungen wie MSATA, PCIExpress u.ä. lassen sich nur schwer und teuer meßtechnisch richtig erfassen. Ein ausreichend schneller TDR (Time Domain Reflectometer) mit Risetime im <50ps Bereich ist auch sehr nützlich um die Design Sünden ans Licht zu bringen und lokalisiert Problemstellen distanzmäßig. Man kann unheimlich viel mit dieser Meßmethode lernen. Deshalb genügt es am Ende sich meist sich an die Angaben im DABLA und App Notes zu halten um ausreichend funktionierende Schaltungen zu bekommen. Ich hatte diesbezüglich in meinen Schaltungen noch nie Versager.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.