Programm zur Parität

[Julian H. (julian_hartmann)]

Hallo zusammen,

ich lerne gerade VHDL und habe sehr wenig Ahnung bisher.
Meine ersten Programme laufen bisher, aber mit dem einen Programm zur 
Paritätsbestimmung komme ich irgendwie nicht weiter:

An dem AusgangPar_Output soll, wenn der Bit_vectro eine ungerade Parität 
besitzt, eine 1 anliegen.

entity Paritaet8 is
  port (D_Input    : in  bit_vector (7 downto 0) := "00000000";
        Par_Output : out bit);
end Paritaet8;

architecture Behavior of Paritaet8 is
signal Par: bit := '0';
begin

  Paritaet: process (D_Input )
  begin
  Par <= '0';
    for i in 7 downto 0 loop
    Par <= D_Input(i) xor Par;  
    end loop;
  end process Paritaet;
  Par_Output <= Par;
end architecture Behavior;

Ab dem Wert 4 im Eingangsvektor funktioniert das Programm nicht mehr 
(siehe Bild)

Vielen Dank für die Antwort
Gruß
Julian

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Julian H. schrieb:
> Ab dem Wert 4 im Eingangsvektor funktioniert das Programm nicht mehr
Mit welcher Fehlermeldung?

Du solltest für Berechnungen innerhalb eines Prozesses Variablen 
verwenden. Denn der Wert eines Signals ändert sich erst beim nächsten 
wait oder am Ende des Prozesses.

Dazu solltest du also nochmal das Verhalten und die Unterschiede von 
Signalen und Variablen in Prozessen ansehen.

BTW: wenn du mit VHDL "programmierst", dann hast du noch die falsche 
Denkweise. Und dir fehlt vermutlich auch das Gefühl dafür, wie diese 
for-Schleife tatsächlich umgesetzt wird. Ein Tipp: sieh dir auch den RTL 
Schaltplan an, den der Synthesizer erzeugt. Das ist deine Schaltung, die 
der Synthesizer aus deiner Beschreibung gemacht hat.

[Andreas (Gast)]

Julian H. schrieb:
> Par <= D_Input(i) xor Par;

Als Tipp bitte sich mla den Unterschied zwischen Variable und Signal 
vergegenwärtigen. In deiner Schleife brauchst du ein Signal. Doch Obacht 
der Synthetisierer rollt das dann in eine riesen Kombinatorik für große 
Wortbreien auf.

[Andreas (Gast)]

Andreas schrieb:
> In deiner Schleife brauchst du ein Signal.

Sorry, meinte Variable.

[Julian H. (julian_hartmann)]

Vielen Dank für die Antwort :D

Lothar M. schrieb:
> Julian H. schrieb:
>> Ab dem Wert 4 im Eingangsvektor funktioniert das Programm nicht mehr
> Mit welcher Fehlermeldung?
An sich gibt es keine Fehlermeldung. Das Ergebnis stimmt einfach nicht. 
Aus der reinen Logik heraus sollte es aber stimmen, aber wahrscheinlich 
ist es an der Umsetzung gescheitert, weil ich ein Signal anstatt einer 
Variablen verwendet habe.


> Du solltest für Berechnungen innerhalb eines Prozesses Variablen
> verwenden. Denn der Wert eines Signals ändert sich erst beim nächsten
> wait oder am Ende des Prozesses.
>
> Dazu solltest du also nochmal das Verhalten und die Unterschiede von
> Signalen und Variablen in Prozessen ansehen.

Ja, ich werde mir den Unterschied nochmals genauer anschauen.

[Klakx (Gast)]

Ich seh hier eine potenzielle kombinatorische Schleife, da es kein 
getakteter Process ist.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Klakx schrieb:
> Ich seh hier eine potenzielle kombinatorische Schleife, da es kein
> getakteter Process ist.
In der geposteten Beschreibung ist nirgends eine kombinatorische 
Schleife, weil der Ausgang nicht auf den Eingang zurückgeführt wird. 
Das ist lediglich ein üblicher kombinatorischer Prozess, in dem aber 
alle Signale, die das Ergebnis verändern, in der Senstiviliste stehen 
müssen. Das ist hier aber nicht der Fall, weil das Signal Par hier 
falsch am Platz ist. Insofern ist die Simulation doppelt falsch...

Diese "Schleife" hier wird ja auch nicht "nacheinander ausgeführt", 
sondern in parallele Hardware ausgerollt.