Guten Nachmittag,
Verilog hab ich bisher immer vermieden, wo es ging ... Leider ging es
hier nicht.
Ich muss mir eine auto-generierte AXI4-IP customizen ... Da bin ich
jetzt auf einen Fehler gestoßen, der für euch sicher supereinfach zu
lösen ist:
Folgendes:
1 | parameter integer C_S_AXI_ADDR_WIDTH = 10
|
2 | ...
|
3 | localparam integer ADDR_LSB = 2;
|
4 | ...
|
5 | reg [C_S_AXI_ADDR_WIDTH-1 : 0] axi_awaddr;
|
6 | ...
|
7 | output wire [5:0] lwrite_addr,
|
8 | ...
|
9 |
|
10 | assign lwrite_addr = axi_awaddr[ADDR_LSB+5:ADDR_LSB];
|
Fehlermeldung:
> [Synth 8-524] part-select [7:2] out of range of prefix 'axi_awaddr'
Nach bestimmt einer Stunde googeln und ausprobieren, hab ich keine Idee,
wie es zu diesem Fehler kommt.
Würde mich freuen, wenn mich jemand erlösen könnte!
Viele Grüße,
Mampf