Framework für VHDL?

Tim schrieb:
> Was muss ich tun um beispielsweise einen GPIO-Pin
> auf High bzw. Low zu setzen?

Ich kann das nur für Xilinx beantworten, für Intel dürfte das aber 
ähnlich sein. Du brauchst ein Constraints-File, welches die einzelnen 
Pins des FPGA zu Signalen zusammenfasst, und du brauchst ein 
Top-Level-Modul.

Das Top-Level-Modul besteht aus einer Entity, die als Interface genau 
die im Constraints-File definierten Signale enthält, und deren 
Implementation enthält dann alle Submodule (oder deine Logik).

Dadrin reicht dann tatsächlich ein:

1

  leds <= "0011";

Um die vier LEDs passend zu setzen. Vorausgesetzt, es gibt ein 
Vier-Bit-Signal "leds" im Constraints-File. :-)

Wie du die einzelnen Prozess-Schritte von Quartus aufrufst, weiß ich 
nicht. Bei Xilinx ISE geht das mit relativ flachen Projektdateien, die 
man in einem Makefile erzeugen kann (und dann muss das Makefile nur die 
Einzelschritte aufrufen). Für Xilinx Vivado erzeugt man sich ein 
Tcl-Script, was man dann von Vivado ausführen lässt.

Tim schrieb:
> Wie kann man eigene Projekte realisieren?
> Benötige ich immer ein Framework und wenn ja, wie baue ich mein eigenes?

Keine Ahnung, was Du unter "Framework" verstehst. Das einfachst mögliche 
Quartus-Projekt besteht jedenfalls nur aus ein paar Zeilen.

Bei Altera/Intel brauchst Du ein Constraints-File nur für TimeQuest 
(also für die Timing-Analyse). Im einfachsten Fall hat das nur eine 
Zeile:

1

create_clock -period $period -name clk [get_ports {CLK}]

Die Pin-Zuordnung zu den Signalen des Toplevel-Entity macht man per 
Assignment-Editor.