Welcher FPGA/+Board für 32 LVDS lines

[S------- R. (simonr)]

Hallo !

Ich verliere so ziemlich den Überblick in den ganzen FPGA Familien.

Meine Baustelle:

CMOS Liniensensor - 4096 pixel je 10bit auslesen und zwar mit 100kHz
Das geht leider in Richtung 0.5Gb/s


Die sind aufgeteilt in 32 LVDS Paare. Diese muss der FPGA also LVDS 
fähig haben.

Ich brauche ansonsten nichts was noch "speziell" wäre.

Welchen FPGA nehmen ? Gibt es bei diesem Gebiet klare Favoriten zwischen 
Intel/Altera und Xilinx. Ich will eine solide LVDS-Funktion. Welche auch 
Clocks und Phase managen kann.

Das Board müsste im Grunde nur viel RAM haben und Gbit Ethernet.

Kann mir hier jemand einen Rat geben ?
Danke und schöne Festtage

[M. S. (moeson)]

Hi,

schau mal bei Xilinx/Alter/Microsim etc. und stelle mal vernünftige 
Anforderungen auf.

z. B. hat der Xilinx Virtex UltraScale+ VU13P 454.5 MBit an Speicher, 
also viel RAM, die 32 LVDS Leitungen hat er auch und für Gigabit 
Ethernet sollten auch noch Ressourcen übrig bleiben ;-) Aber ich weiß 
nicht, ob du diesen wirklich haben willst^^

Gefühlsmäßig würde ich sagen, dass ein kleiner Spartan-7/Artix-7 für 
dich ausreichend ist.

Natürlich ist dann die Frage wie weit du es mit Gigabit Ethernet treiben 
willst. Wenn du den kompletten IP-Stack abbilden willst mit evtl. Linux, 
dann wirst du um einen externen DDR Speicher mit einem Softcore nicht 
herumkommen.

Dann würde sich auch mal einen Blick zu den SoC lohnen - Zync etc.

Schöne Grüße

[S. R. (svenska)]

M. S. schrieb:
> Zync

Zynq. Googelt sich leichter. :-)

[Fitzebutze (Gast)]

Es gibt auch noch von Lattice die ECP3 und ECP5-Familien. Ansonsten bin 
ich mir über die Motivation dieses Postings im Unklaren, und sehe nicht, 
warum man da noch weiter ins Detail gehen sollte.
Ich kann nur raten: Hausaufgaben selber erledigen.

[Roger S. (edge)]

0.5GBps ueber 32 LVDS ist Pipifax und geht mit praktisch jedem FPGA von 
Intel und Xilinx der letzten Zehn Jahre. Andrere Hersteller nicht 
ausgeschlossen.

Als Empfehlung fuer Intel: MAX10, Cyclone IV/V/10LP, und Xilinx: Spartan 
7, Artix 7.

Warum ist das ueberhaupt so breit gefaechert? Ins FPGA geht ueber eine 
Groessenordnung mehr.

Cheers, Roger

[Christoph Z. (christophz)]

S------- R. schrieb:
> CMOS Liniensensor - 4096 pixel je 10bit auslesen und zwar mit 100kHz
> Das geht leider in Richtung 0.5Gb/s
>
> Die sind aufgeteilt in 32 LVDS Paare. Diese muss der FPGA also LVDS
> fähig haben.

Musste das für mich auch kurz durchrechnen um die Zahlen in Einklang zu 
bringen:
 (4096 Pixel * 3 (RGB) * 10 bit/Pixel * 100 kHz) / 32 lanes = 384 Mbit/s 
pro Lane

Roger S. schrieb:
> Warum ist das ueberhaupt so breit gefaechert? Ins FPGA geht ueber eine
> Groessenordnung mehr.

Weiss es auch nicht. Immerhin kann man das so ohne SERDES im FPGA 
einlesen. Was uns zu den günstigeren Spartan 7 oder MachXO3 bringt.

S------- R. schrieb:
> Welche auch
> Clocks und Phase managen kann.

Ja, auch das können FPGAs der letzten >10 Jahre

Hier fehlen definitiv Details um da mehr Auskunft geben zu können.

[Duke Scarring (Gast)]

Christoph Z. schrieb:
> Immerhin kann man das so ohne SERDES im FPGA
> einlesen. Was uns zu den günstigeren Spartan 7 oder MachXO3 bringt.
Lese ich das nur falsch? Die Spartan 7 und die MachXO3 können natürlich 
SerDes. Zwar nicht mit mehreren GBit/s pro Lane, aber SerDes.

Duke

[Tobias B. (Firma: www.elpra.de) (ttobsen)]

Duke Scarring schrieb:
> Lese ich das nur falsch? Die Spartan 7 und die MachXO3 können natürlich
> SerDes. Zwar nicht mit mehreren GBit/s pro Lane, aber SerDes.

Die können definitiv SerDes. Haben auch beide Delay Elemente an den 
Inputs um sich ordentlich in die Mitte des Datenauges zu setzen.

Eine Übersicht der Xilinx 7 Series und welcher FPGA in welchem Package 
wieviele Pins hat fndet sich hier:

https://www.xilinx.com/support/documentation/data_sheets/ds180_7Series_Overview.pdf

Falls wirklich nur ein Datenschaufler gebraucht wird, würd ich auch auf 
Spartan/Artix 7 setzen (oder falls Kosten eine Rolle spielen auch auf 
MachXO2/3 von Lattice). Die Größe muss man dann vom benötigten 
Processing Aufwand abhängig machen. Im Zweifel mal mit dem größten 
pinkompatiblen anfangen und wenn soweit ist, dass man die Größe 
festnageln kann, dann auf den entsprechend kleineren gehen.