Hallo, bei der Suche nach Schaltplänen, um eine LED mit einem MOSFET zu schalten, sind mir zwischen GPIO und MOSFET-Gate Verbindung einige Unterschiede aufgefallen. z.B.: - Manche verwenden einen 100k Widerstand, der GPIO mit Masse verbindet. - Andere nutzen auch den 100k Widerstand, setzen aber noch zusätzlich einen 1k Widerstand dazu (manchmal links oder rechts vom 100k Widerstand). - Oft wird nur ein 1k Widerstand zwischen GPIO und Gate verwendet. - Und wenige lassen die Widerstände auch komplett weg. Jetzt bin ich mir nicht sicher welche, bzw. ob überhaupt eine dieser Schaltungen geeignet ist. Deshalb habe ich alle 5 Varianten aufgezeichnet. Könntet Ihr mir bitte helfen eine sichere Lösung auszuwählen? Gruß & frohes Neues Mirko
Angehängte Dateien:
Andreas B. schrieb: > Georg M. schrieb: >> 2) > > Ack NACK. 1 oder 5. Ein Reihenwiderstand vor dem Gate ist komplett unnötig, zumindest wenn man LED schaltet. Bei großen Lasten kann es zur Reduktion von EMI sinnvoll sein, einen kleinen(!) Widerstand in der Größenordnung von einigen 10Ω vor das Gate zu schalten. Der zusätzliche Ableitwiderstand in Variante 1 ist immer dann sinnvoll, wenn der steuernde µC-Pin floaten kann. Das passiert z.B. bei einem Programmierfehler - wenn der Pin versehentlich als Eingang statt als Ausgang konfiguriert wurde. Aber bei vielen µC auch dann, wenn sie gerade im Reset sind oder in-System programmiert werden. Deswegen ist die 1. Variante meist vorzuziehen.
Axel S. schrieb: > Der zusätzliche Ableitwiderstand in Variante 1 ist immer dann sinnvoll, > wenn der steuernde µC-Pin floaten kann. Das passiert z.B. bei einem > Programmierfehler - wenn der Pin versehentlich als Eingang statt als > Ausgang konfiguriert wurde. Aber bei vielen µC auch dann, wenn sie > gerade im Reset sind oder in-System programmiert werden. Deswegen ist > die 1. Variante meist vorzuziehen. R2 ist der Ableitwiderstand in 2. Auf den Reihenwiderstand zum Gate verzichtet man nur bei sehr kleinen Leistungen. Somit fällt neben 1 auch 5 weg.
Alle sind verwendbar. 1.) hilft, den FET auf OFF zu halten, wenn der µC im Reset ist. Ev. zu großer Spitzenstrom beim Einschalten. 2.) schlechter, weil R2 und R1 einen Teiler bauen und die Gate-Spannung reduzieren. Bei 3.3V IO will man jedes mV am Gate haben. R2 ist jedoch selten nötig und wenn, dann braucht der nicht viel mehr als 100R haben. 3.) Die bessere Variante zu 2.) und insgesamt die beste, wenn R2 kleiner wäre. 4.) mit dem Nachteil des floatenden Gates beim Reset. R1 muss nicht so groß sein. 5.) Floatendes Gate bei Reset, wie bei 4.), ev. zu großer Spitzenstrom beim Einschalten. In den meisten Fällen wird ohne Vorwiderstand am Gate dem Prozessor nichts passieren, der limitiert den kurzzeitig auftretenden Strom selber. Wenn man ganz sicher gehen will, so schaut man im Datenblatt des µC nach dessen maximalem Ausgangsstrom und begrenzt den mit dem Gate-Vorwiderstand auf z.B. 75% des max. Ratings. Bei einem AVR und 3V3 IO würden 100R - 120R völlig ausreichend sein, bei 5V wären es 180R - 220R.
LEDs als Last wie in den gezeichneten Prinzipschaltungen zu betreiben ist nur sinnvoll zu Anzeigezwecken, also für Ströme von 1mA bis paar hundert mA, und gelten als kleine Lasten. Wenn die Frage aber auch auf grosse Lasten also LEDs zu Beleuchtungzwecken abziehlt, dann passt keine der Schaltungen. Da muss anderes ran = andere Thread(s).
Ergänzung: Anzeigen sind Menschenlangsam, mehr als 100Hz sind selten sinnvoll. Bei Datenübertragung sieht es jedoch anders aus. Den von HildeK angemäkelten Verlust von mVolts bei hohen Einschaltströme kann ein per C kompensierten Spannungsteiler ausgleichen (vgl. KO-Sonden).
Anja Neinaus schrieb: > Den von HildeK > angemäkelten Verlust von mVolts bei hohen Einschaltströme kann ein per C > kompensierten Spannungsteiler ausgleichen (vgl. KO-Sonden). Ja richtig. Aber ich meinte vor allem den absoluten Pegel, ein Teiler 1:10, wie oben ausgeführt, kostet schon mal fast 10% Gatespannung und bei 3.3V IO-Pegel (+ ev. Abstrichen durch deren Toleranz) sollte man die rund 300mV mehr mitnehmen. Anja Neinaus schrieb: > Wenn die Frage aber auch auf grosse Lasten also LEDs zu > Beleuchtungzwecken abziehlt Wohl nicht, da nimmt man keine 5V und keine Vorwiderstände, sondern KSQs als Schaltregler.
HildeK schrieb: > Alle sind verwendbar. Im Prinzip, ja. > 1.) hilft, den FET auf OFF zu halten, wenn der µC im Reset ist. Ev. zu > großer Spitzenstrom beim Einschalten. Deshalb eben nicht ohne Reihenwiderstand (Das gleiche wie bei 5) > 2.) schlechter, weil R2 und R1 einen Teiler bauen und die Gate-Spannung > reduzieren. Bei 3.3V IO will man jedes mV am Gate haben. R2 ist jedoch > selten nötig und wenn, dann braucht der nicht viel mehr als 100R haben. R2 würde ich auch mit <100 Ohm dimensionieren. 10 Ohm reichen. Aber selbst bei der gezeigten Kombination hat man 1% Verlust. Den heutigen Logic MosFets juckt das wenig. > 3.) Die bessere Variante zu 2.) und insgesamt die beste, wenn R2 kleiner > wäre. Bei kleinem R2 ist es egal ob man 2 oder 3 nimmt. Ich bin davon ausgegangen daß kleine Ströme mit PWM geschaltet werden und sollen. Da wird das Gate halt schneller ausgeräumt, wenn R zu GND kleiner ist. Aber wenn man es genauer betrachtet, nehmen sich 2 und 3 nicht viel. Es kommt halt auch auf die Randbedingungen an. Strom? PWM? Frequenz? HildeK schrieb: > ein Teiler > 1:10, wie oben ausgeführt, kostet schon mal fast 10% Gatespannung Nö, 1% (100k / 1k) HildeK schrieb: > Anja Neinaus schrieb: >> Wenn die Frage aber auch auf grosse Lasten also LEDs zu >> Beleuchtungzwecken abziehlt > > Wohl nicht, da nimmt man keine 5V und keine Vorwiderstände, sondern KSQs > als Schaltregler. Bis ca. 5A kann man so noch schalten. Da sehe ich keine Probleme.
:
Bearbeitet durch User
Man nehme das Datenblatt zur Hand. Hier steht der gate-strom. Schaltung 2 ist demnach die beste Wahl. Wobei der 1 k Widerstand größer sein kann. Siehe gate-strom. Der mosfet wird ja nicht mit strom, sondern durch die spannung geschaltet. Der 100 k dient lediglich zum sicheren abschalten des mos. Größere ströme lassen sich so genauso schalten. Irgendwann ist es jedoch besser die Last galvanisch abzukoppeln. Wegen induktiv, Leitungslänge, ect.
Thomas schrieb: > Wobei der 1 k Widerstand größer sein kann. > Siehe gate-strom. Es geht nicht um den Gate Strom, sondern um die Gate Kapazität, die bei jeden Schaltvorgang umgeladen werden muß. Das ist bei PWM nicht so ganz unwichtig.
Den 100k Widerstand zwischen Gate und Source belassen, wegen möglicher statischer Aufladungen des Gates, wenn mal nichts angeschlossen wäre, das diese Funktion mit übernimmt.
Andreas B. schrieb: > Nö, 1% (100k / 1k) Ja, sorry, übersehen. Ich würde den PD mit 10k ausführen - wenn er direkt am IO hängt. Vielleicht kam meine Verwechslung daher :-). Wenn dann tatsächlich mal ein Programmierfehler vorliegt und versehentlich ein Input mit PU konfiguriert wurde, dann sind die 100k zu viel um z.B. gegen einen aktivierten, internen PU anzustinken. Programmiert man richtig und hat einen einstreuungssicheren Aufbau, dann sind die 100k auch in Ordnung. Andreas B. schrieb: > Es geht nicht um den Gate Strom, sondern um die Gate Kapazität, die bei > jeden Schaltvorgang umgeladen werden muß. Das ist bei PWM nicht so ganz > unwichtig. Ja, aber die verursacht natürlich einen Umladestrom, die bei PWM auch für den Ausgang oder Treiber eine relevante Belastung bedeutet, also leicht die Maximum Ratings für den Port-Strom übersteigen kann. Höher als 1k kann man auch wählen, wenn man nur selten schaltet und die Last so gering ist, dass man bei dem daraus folgenden langsamen Umschalten kein Problem mit der Verlustleistung im MOSFET bekommt. Man wird den Widerstand deshalb an die Treiberfähigkeit der Steuerquelle anpassen und dabei den kleinst möglichen Wert wählen. Bei den meisten ICs werden in den Testbedingungen für diverse Parameter z.B. 50pF Lastkapazität angenommen. Auch das führt beim Umschalten zu höheren Spitzenströmen. Wo dann die Grenze für die maximale kapazitive Last aber ist, spezifiziert aber niemand. Sind es die 50pF oder 1nF oder noch mehr? Andreas B. schrieb: >> Wohl nicht, da nimmt man keine 5V und keine Vorwiderstände, sondern KSQs >> als Schaltregler. > Bis ca. 5A kann man so noch schalten. Da sehe ich keine Probleme. Probleme sind die Verluste in einem Vorwiderstand von 5V auf die Flußspannung einer z.B. weißen LED und größeren Strömen. Und eine verlustarme KSQ wird schwierig bei 5V Versorgungsspannung und man braucht dann für jede LED eine eigene KSQ. Schalten kann man auch noch mehr Strom und natürlich auch gegen eine höhere Spannung.
HildeK schrieb: > Ja, sorry, übersehen. Ich würde den PD mit 10k ausführen - wenn er > direkt am IO hängt. Vielleicht kam meine Verwechslung daher :-). 10k und 10-100Ohm nehme ich da auch meist. HildeK schrieb: > Probleme sind die Verluste in einem Vorwiderstand von 5V auf die > Flußspannung einer z.B. weißen LED und größeren Strömen. Und eine > verlustarme KSQ wird schwierig bei 5V Versorgungsspannung und man > braucht dann für jede LED eine eigene KSQ. Wie schon erwähnt, kommt es ja drauf an. Für eine Treppenhausbeleuchtung wäre der Verlust relative wurscht, ebenso für eine Beleuchtung mit 5W. Aber ich denke mal, bei 5V denkt man eher an eine LED <10W. > Schalten kann man auch noch mehr Strom und natürlich auch gegen eine > höhere Spannung. Da werden die momentan erhältlichen Logic MosFets die Grenze setzen. Bei mehr Spannung wäre das wiederum kein Problem, wenn man der Mosfet mit einen zusätzlichen Transistor ansteuert. So aber würde ich das absolute Maximum bei 5-10A sehen.
Danke für die vielen informativen Antworten. Andreas B. schrieb: > HildeK schrieb: >> Anja Neinaus schrieb: >>> Wenn die Frage aber auch auf grosse Lasten also LEDs zu >>> Beleuchtungzwecken abziehlt >> >> Wohl nicht, da nimmt man keine 5V und keine Vorwiderstände, sondern KSQs >> als Schaltregler. > Bis ca. 5A kann man so noch schalten. Da sehe ich keine Probleme. Entschuldigung, ich dachte das wäre nicht erwähnenswert. Es ist eine High-Power-LED mit 2,9V und 1A. Der Vorwiderstand hat 2,2Ω, damit die LED mit ca. 1/3 der Leistung betrieben wird. Die LED ist aber nur 1-2 mal pro Stunde und für 1-5 Minuten geschaltet. Deshalb habe ich den Vorwiderstand mit ca. 60% Effizienz gegenüber der KSQ mit ca. 80% vorgezogen. Ich hoffe das ist auf Dauer ok?
Andreas B. schrieb: > Axel S. schrieb: >> Der zusätzliche Ableitwiderstand in Variante 1 ist immer dann sinnvoll, >> wenn der steuernde µC-Pin floaten kann. Das passiert z.B. bei einem >> Programmierfehler - wenn der Pin versehentlich als Eingang statt als >> Ausgang konfiguriert wurde. Aber bei vielen µC auch dann, wenn sie >> gerade im Reset sind oder in-System programmiert werden. Deswegen ist >> die 1. Variante meist vorzuziehen. > > R2 ist der Ableitwiderstand in 2. Nein. Der Ableitwiderstand heißt in allen Varianten, wo er überhaupt vorhanden ist, R1. Aber um es eindeutig zu machen, es ist der 100K Widerstand gemeint. > Auf den Reihenwiderstand zum Gate verzichtet man nur bei sehr kleinen > Leistungen. Ich sehe hier nirgendwo einen Hinweis auf große Leistung. Aber wenn es um große Leistung gehen würde, dann wäre der Reihenwiderstand mit 1K schon wieder zu groß. Denn die flachere Umschaltflanke bezahlt man mit zusätzlicher Verlustleistung am MOSFET, wenn er den linearen Bereich zwischen sperren und leiten durchfährt. HildeK schrieb: > 1.) ... Ev. zu großer Spitzenstrom beim Einschalten. ... > 5.) ... ev. zu großer Spitzenstrom beim Einschalten. Wohl nicht. Um eine LED zu schalten, wird man einen kleinen MOSFET verwenden, der dann auch eine kleine Gatekapazität hat. Aber selbst mit - sagen wir mal - 5nF für einen dicken MOSFET bringt man keinen µC zum Schwitzen. Zumal der TE die LED ja schalten will (Topic beachten!) und nicht mit hunderten kHz PWM dimmen.
Ohne PWM? Axel S. schrieb: > Zumal der TE die LED ja schalten will (Topic beachten!) und > nicht mit hunderten kHz PWM dimmen Das ist eben nicht so klar > Nein. Der Ableitwiderstand heißt in allen Varianten, wo er überhaupt > vorhanden ist, R1 Stimmt, da habe ich mich verguckt.
:
Bearbeitet durch User
Sorry, dass ich so wichtige Infos vergessen habe... den GPIO für die LED möchte ich nur high oder low schalten. HildeK schrieb: > Wenn man ganz sicher gehen will, so schaut man im Datenblatt des > µC nach dessen maximalem Ausgangsstrom und begrenzt den mit dem > Gate-Vorwiderstand auf z.B. 75% des max. Ratings. 16ma sind beim 3,3V GPIO der Höchstwert. Würde das bedeuten, dass R2 270Ω haben sollte? Eigentlich habe ich einen Wert unter 100Ω erwartet. Und R1 (100k) würde ich mit einem 10k ersetzen, wenn ich das alles richtig verstanden habe. Danke & Gruß Mirko
Also in der Uni haben wir Schaltung 2 so als typische Minimalbeschaltung für einen MOS als Schalter erarbeitet. R1 gewährleistet sicheres schnelles abschalten und R2 dient zum Schutz, so ganz grob erklärt.
Schaltung 5 ist wohl ein schönes Beispiel wie man es nun wirklich definitiv nicht machen sollte. Verstehe nicht wie manche auch noch die als Empfehlung geben können.
Mirko R. schrieb: > HildeK schrieb: >> Wenn man ganz sicher gehen will, so schaut man im Datenblatt des >> µC nach dessen maximalem Ausgangsstrom und begrenzt den mit dem >> Gate-Vorwiderstand auf z.B. 75% des max. Ratings. > > 16ma sind beim 3,3V GPIO der Höchstwert. > Würde das bedeuten, dass R2 270Ω haben sollte? Eigentlich habe ich einen > Wert unter 100Ω erwartet. Das ist auch so. Denn HildeK hat nicht recht. Der Maximalstrom aus dem Datenblatt ist ein Dauerstrom. Beim Schalten des MOSFET fließt aber nur ein kurzer Stromimpuls, der darf in der Spitze auch höher sein. Wieviel höher, hängt von der Schalthäufigkeit ab. Wobei das nicht meint, ob einmal pro Minute oder einmal pro Sekunde, sondern eher ob PWM oder nicht. > Und R1 (100k) würde ich mit einem 10k ersetzen, wenn ich das alles > richtig verstanden habe. Der Wert ist unkritisch. Er soll nur den MOSFET sicher gesperrt halten, wenn der µC-Pin floated. Wenn man sich außerdem noch gegen den Fall schützen will, daß der Pin als Eingang mit Pullup konfiguriert ist, muß man den Widerstand natürlich kleiner machen. Das ist aber nur in der wilden Bastelphase notwendig. Im Realbetrieb wird man es nur mit echt hochohmigen Pins zu tun haben, eben z.B. beim Reset. Peter p schrieb: > Also in der Uni haben wir Schaltung 2 so als typische > Minimalbeschaltung für einen MOS als Schalter erarbeitet. Minimal? Sicher nicht. > R1 gewährleistet sicheres schnelles abschalten Ganz falsch. > und R2 dient zum Schutz Was soll da wovor geschützt werden? Der µC-Ausgang vor der Gate-Kapazität des MOSFET? Ganz sicher nicht. Schau dir die Innenschaltung eines CMOS-Gatters an. Ein CMOS-Eingang ist die Parallelschaltung von wenigstens zwei MOSFET-Gates. Die werden normal auch ohne zusätzliche Reihenwiderstände direkt mit CMOS-Ausgängen verbunden. Und oft sogar mehrere Eingänge an einen Ausgang. Nun sind das aber wirklich kleine MOSFET mit kleinen Eingangskapazitäten. Und in der Tat ändert sich die Lage ein wenig(!) wenn da ein dicker Leistungs-MOSFET mit einigen nF Eingangskapazität angeschlossen ist. Aber auch dann ist die Sorge eher, ob der µC-Ausgang den MOSFET überhaupt schnell genug ein- bzw. ausgeschaltet kriegt. Und nicht, ob der µC-Ausgang durch die kapazitive Belastung überlastet wird. Peter p schrieb: > Schaltung 5 ist wohl ein schönes Beispiel wie man es nun wirklich > definitiv nicht machen sollte. Verstehe nicht wie manche auch noch > die als Empfehlung geben können. Mit anderen Worten: dir fehlen sowohl Wissen als auch Erfahrung.
Axel S. schrieb: > Das ist auch so. Denn HildeK hat nicht recht. Der Maximalstrom aus dem > Datenblatt ist ein Dauerstrom. Beim Schalten des MOSFET fließt aber > nur ein kurzer Stromimpuls, der darf in der Spitze auch höher sein. Ich kann keinem Datenblatt entnehmen, dass eine Stromspitze oberhalb zulässig ist. Ebenso ist es ein Märchen, dass der µC seinen Ausgangsstrom definiert begrenzen würde. Anders gesagt: Der Strom gehört auf den Maximalwert begrenzt, egal, wie kurz er fließen würde. Schade, dass wir keine 6502 mit 6532 mehr haben, dessen Port hat sich bei kapazitiven Lastspitzen von selbst auf Eingang umgeschaltet und damit ein korrektes Schaltungsdesign erzwungen.
Axel S. schrieb: > Was soll da wovor geschützt werden? Klar kann man auch LEDs ohne Vorwiderstand betreiben. Der Strom wird ja durch die Batterie/uC begrenzt.
Auch ich kann es keinem Datenblatt entnehmen. Axel S. schrieb: > Was soll da wovor geschützt werden? Der µC-Ausgang vor der > Gate-Kapazität des MOSFET? Ganz sicher nicht. Doch, genau davor, wenn du die Spezifikationen des Treibers einhalten willst. Das musst du natürlich nicht tun. > Schau dir die > Innenschaltung eines CMOS-Gatters an. Ein CMOS-Eingang ist die > Parallelschaltung von wenigstens zwei MOSFET-Gates. Die werden normal > auch ohne zusätzliche Reihenwiderstände direkt mit CMOS-Ausgängen > verbunden. Und oft sogar mehrere Eingänge an einen Ausgang. Dann vergleich auch mal die Gatekapazitäten diser Gatter mit einem größeren FET. Mirko R. schrieb: > 16ma sind beim 3,3V GPIO der Höchstwert. > Würde das bedeuten, dass R2 270Ω haben sollte? Eigentlich habe ich einen > Wert unter 100Ω erwartet. 270R sind doch für die Anwendung ok, jedenfalls sinnvoller als 1k.
HildeK schrieb: > Auch ich kann es keinem Datenblatt entnehmen. >> 16ma sind beim 3,3V GPIO der Höchstwert. >> Würde das bedeuten, dass R2 270Ω haben sollte? Eigentlich habe ich einen >> Wert unter 100Ω erwartet. > > 270R sind doch für die Anwendung ok, jedenfalls sinnvoller als 1k. Das ist eine hoch theoretische und weitgehend sinnlose Diskussion, mit 1k am Gate alle Sekunde (oder seltener) zu schalten ist problemlos. 1k gegen 30nF gäbe 30µs. Ganz unten leitet der FET garnicht, oben ist er recht steil, nun rechnet mir doch mal vor, wie gigantisch hoch der Schaltverlust in dem schmalem Analogberich denn sein soll. Ob Mirko nun die Schaltung 2 oder 3 einsetzt, ist in seinem realen Aufbau komplett egal, das wird funktionieren.
Manfred schrieb: > Axel S. schrieb: >> Das ist auch so. Denn HildeK hat nicht recht. Der Maximalstrom aus dem >> Datenblatt ist ein Dauerstrom. Beim Schalten des MOSFET fließt aber >> nur ein kurzer Stromimpuls, der darf in der Spitze auch höher sein. > > Ich kann keinem Datenblatt entnehmen, dass eine Stromspitze oberhalb > zulässig ist. Das muß da nicht stehen, denn es passiert ohnehin ständig. Ein anderer IC-Eingang, eine Leiterbahn, ja schon die Strukturen auf dem Chip haben eine Kapazität gegen GND. Es gibt bei jedem Umschaltvorgang eine Stromspitze. Und die Größe der Kapazität hat keinen Einfluß auf die Höhe der Stromspitze. Der Unterschied ist nur, wie lang die ist. Der relevante Wert aus dem Datenblatt wäre übrigens die Verlustleistung pro Pin und dann nochmal für das ganze Package. > Ebenso ist es ein Märchen, dass der µC seinen > Ausgangsstrom definiert begrenzen würde. Faszinierend. Das habe ich nirgendwo behauptet. Und auch sonst keiner. HildeK schrieb: >> Schau dir die >> Innenschaltung eines CMOS-Gatters an. Ein CMOS-Eingang ist die >> Parallelschaltung von wenigstens zwei MOSFET-Gates. Die werden normal >> auch ohne zusätzliche Reihenwiderstände direkt mit CMOS-Ausgängen >> verbunden. Und oft sogar mehrere Eingänge an einen Ausgang. > > Dann vergleich auch mal die Gatekapazitäten diser Gatter mit einem > größeren FET. Der TE hat keinen MOSFET-Typ genannt. Die üblichen Verdächtigen wie ein BSS138 oder 2N7002 liegen um 50pF. Diese Kapazität wird für Messungen von Lauf- und Anstiegszeiten sogar als separates Bauelement an Ausgänge geklemmt. Und ja, ohne Vorwiderstand. OK, mittlerweile hat er auf 1A LED-Strom präzisiert. Da braucht man einen etwas dickeren MOSFET. Aber ein sagen wir IRLML2402 hat auch nur ~110pF oder ein AO3402 hat ~250pF. Die Treiberleistung - noch dazu bei seltenem Schalten - bleibt vollkommen insignifikant.
Mirko R. schrieb: > Jetzt bin ich mir nicht sicher welche, bzw. ob überhaupt eine dieser > Schaltungen geeignet ist. Alle funktionieren. Diejenigen mit 100k nach Masse lassen die LED auch dann ausgeschaltet, wenn der GPIO Pin noch als Eingang konfiguriert ist. Die mit 1k Serienwiderstand bewirken geringere Umladeströme der MOSFETs und schonen auf die Art die Versorgungsspannung des uC und dessen Abblockkondensatoren. Wenn der zusätzlich Strom durch die 100k kein Problem ist (keine Batterieversorgung) und das Aufblitzen des LEDs in der Initialisierungsphase eher stört, nimm die 100k. Wenn die etwas verlängerte Umschaltzeit des MOSFETs durch die 1k nicht stört, nimm die 1k. Ohne die 1k muss halt die Versorgung des uC niederimpedant abgeblockt sein. Ob du 2) oder 3) nutzt, ist völlig egal.
Axel S. schrieb: > blabla Dann erkläre mir doch mal, warum ein 1k Widerstand Teil jeder CMOS-Eingangs-Schutzschaltung ist. Ach wie ich es liebe wenn man hier einfach Inhalte seiner Unterlagen aus dem Studium wiedergibt und garantiert immer irgendwer darauf mit dem Vorwurf reagiert, man hätte keine Ahnung und nichts verstanden. Kinderstube? Was ist das?
Axel S. schrieb: > Die Treiberleistung - noch dazu bei > seltenem Schalten - bleibt vollkommen insignifikant. Es geht um die Stromspitzen, nicht um die Treiberleistung. Davon abgesehen, daß diese erlaubten Stromspitzen in den DBs meist nicht erwähnt werden, sorgen sie aber immer für überflüssige Probleme. Du wirst auch kein AN eines Herstellers finden, der auf diese Vorwiderstände verzichtet. Klar funktioniert das, genauso wie LEDs ohne Vorwiderstände. Ich würde es aber trotzdem nicht als Schaltungsempfehlung weitergeben.
Hallo, > Mirko R. schrieb: > Könntet Ihr mir bitte helfen eine sichere Lösung auszuwählen? Das hängt aber immer auch davon ab, welche Randbedingungen sonst noch gelten. Davon schreibst du aber nichts. Im Grunde wurden alles zu rein funktionellen Problemen gesagt. Daneben gibt es auch rein pragmatische Sachen, die kaum in einem Lehrbuch stehen. -> Schaltung 3 ist die, welche die meisten Ansprüche erfüllt (für statischen Betrieb und niedrige Schaltfrequenzen). Daß ein Pulldown-R undefinierte Zustande abfangen muß, z.B. im Resetzustand oder während ein uC bootet, ist noch rel. leicht nachvollziehbar. Auch wenn uC nicht mehr booten kann, weil das Programm kaputt ist oder sich wegen Störungen verlaufen hat, kann ein Pulldown-R zu einem def. Zustand verhelfen. In stark gestörter Umgebung kann der Pulldown auch viel niedrigere Werte haben (z.B. 4,7k...10k). Ein Gatewiderstand kann neben der reinen Strombegrenzung auch noch weitere Vorteile bieten. So wird bei evlt. Defekt des FET (Gatedurchbruch) verhindert, dass das Port wegen Kurschluss stirbt. Auch zur Funktionüberprüfung kann man das Gate gegen Masse ziehen, ohne das uC-Port gleich wegen Überstrom zu beschädigen. Gerade bei Bastelschaltungen sind solche Sachen manchmal sehr hilfreich. Gruß Öletronika
:
Bearbeitet durch User
Manfred schrieb: > Ich kann keinem Datenblatt entnehmen, dass eine Stromspitze oberhalb > zulässig ist. Ebenso ist es ein Märchen, dass der µC seinen > Ausgangsstrom definiert begrenzen würde. Au weia, du kannst leider keine Schaltung aufbauen. Denn die Eingangskapazität des nächten Schaltkreises würde die Verbindung mit diesem Ausgang im Umschaltmoment leider doch über den angeblich zulässigen Datenblattstrom hinaus belasten, und das darf ja deiner Meinung nach nicht sein, nicht mal kurzzeitig. Die Existenz von Abermilliarden von Schaltungen ganz ohne strombegrenzende Serienwiderstände zwischen digitalem CMOS-Ausgang und CMOS-Eingang zeigt, daß du trotz deines hohen Alters leider noch so gar nichts von Elektronik verstanden hast. Und ja, MOSFETs schnüren den Strom ab, leider eine physikalische Grundlage die du auch nicht kennst.
Axel S. schrieb: >> Ebenso ist es ein Märchen, dass der µC seinen >> Ausgangsstrom definiert begrenzen würde. > > Faszinierend. Das habe ich nirgendwo behauptet. Und auch sonst keiner. Hier hat das (noch) keiner behauptet. In vielen anderen Threads wird aber von diversen durchaus kompetenten Leuten immer mal wieder geschrieben, dass ein Abschnüreffekt den maximalen Strom begrenzt. "Definiert begrenzen" allerdings nicht! Ist das bei irgend einem Typ spezifiziert? Es gibt Ausgänge, die sogar einen Kurzschluss überleben mit einem Strom im Bereich von ≈50mA, andere gehen dabei kaputt. Hier wurde vom TO nur 'GPIO' genannt, was auf irgend einen µC schließen lässt, ohne einen konkreten Typ zu nennen. Allerdings nannte er 16mA als max. Rating. Das ist schon mal deutlich weniger als ein AVR liefern dürfte. Beim Tinyx5 sind es z.B. 40mA. Axel S. schrieb: > Der TE hat keinen MOSFET-Typ genannt. Die üblichen Verdächtigen wie ein > BSS138 oder 2N7002 liegen um 50pF. Ja, aber es gibt auch welche mit 10nF und mehr. Es wurde kein Typ genannt. Und es hängt auch von der Slew-Rate des Treibers ab, wie groß der Spitzenstrom wird. Unter all den unbekannten Bedingungen ist eine konservative Empfehlung nicht unangebracht.
Peter p schrieb: > Axel S. schrieb: >> blabla > > Dann erkläre mir doch mal, warum ein 1k Widerstand Teil jeder > CMOS-Eingangs-Schutzschaltung ist. Das brauche ich gar nicht zu erklären, denn es ist nicht so. Nicht bei einem µC, wo die Pins auch als Ausgänge konfiguriert werden können. Auch nicht bei CMOS-Logik, die jünger ist als die 4000er. Andreas B. schrieb: > Es geht um die Stromspitzen, nicht um die Treiberleistung. Welchen Teil von "diese Stromspitzen gibt es immer" hast du nicht verstanden? Und ist dir klar, daß die Höhe der Stromspitze immer gleich ist? Egal ob da 5pF Streukapazität oder 50pF MOSFET-Gate dranhängen? Genau deswegen braucht man auch Abblockkondensatoren. > Du wirst auch kein AN eines Herstellers finden, der auf diese > Vorwiderstände verzichtet. Du wirst im Gegenzug keine AN finden, die propagiert, man müsse Serienwiderstände zwischen CMOS-Aus- und -Eingängen verwenden. Oder wo bei der Meßschaltung für AC-Eigenschaften (Gatterlaufzeit, Anstiegszeit am Ausgang) zwischen der typischen kapazitiven Last von 50pF und dem Ausgang noch ein "Schutz" Widerstand geschaltet ist. > Klar funktioniert das, genauso wie LEDs ohne Vorwiderstände. Nicht alles was hinkt, ist ein Vergleich. HildeK schrieb: > Axel S. schrieb: >>> Ebenso ist es ein Märchen, dass der µC seinen >>> Ausgangsstrom definiert begrenzen würde. >> >> Faszinierend. Das habe ich nirgendwo behauptet. Und auch sonst keiner. > > Hier hat das (noch) keiner behauptet. In vielen anderen Threads wird > aber von diversen durchaus kompetenten Leuten immer mal wieder > geschrieben, dass ein Abschnüreffekt den maximalen Strom begrenzt. Das ist auch korrekt. > "Definiert begrenzen" allerdings nicht! Ist das bei irgend einem Typ > spezifiziert? Das ist für fast jeden Typ definiert. Am Ende geht es um den Rds_on der MOSFET in den Ausgangsstufen. Der hängt vor allem von der Betriebsspannung ab. Die entsprechenden Angaben sind Uoh bzw. Uol vs. Io. Atmel hat da ausführliche Diagramme für verschiedene Werte der Betriebsspannung.
:
Bearbeitet durch User
Hallo Mirko, den unteren Tread habe nun nicht wirklich sinngemäß gelesen, da viel 'nonsens' drin steht. Ich hab's aber oben schon mal geschrieben. Bei Hi-Power wäre mein weg klarer. Stell Dir vor, der Mos oder gar die LED 'zerlegt' sich. Warum auch immer!? Damit würde die +Ub der Last (hier die der LED) unmittelbar auf den GPio des Raspi's kommen. Und damit den Raspi mit zerstören. Man trennt die Last hier vom Rsspi ab, um dem entgegen zu wirken. Bei solchen Vorhaben (HiPower), mit 'fremder +Ub' würde ich gar einen Optokoppler zwischen Raspi und Last nehmen. Dann kann auf der Lastseite passieren, was will. den Raspi 'kratzt' das nicht. Wenn man Schaltungen aufbaut, sollte man nicht nur nach der 'schnellen' Varianten schauen, sondern auch nach dem Aspekt der Sicherheit für die Schaltung. Schaltung 2 ist auf jeden Fsll die beste Wahl. Den 1 K würde ich, zum c-Mos auf 4,7 K anheben. Sollte ein Optokoppler mitspielen, dann den R, den er braucht. bei 3,3 V und 15 mA sollten das 86-100R werden, bei 15 mA LED Strom.
HildeK schrieb: > 2.) schlechter, weil R2 und R1 einen Teiler bauen und die Gate-Spannung > reduzieren. Bei 3.3V IO will man jedes mV am Gate haben. R2 ist jedoch > selten nötig und wenn, dann braucht der nicht viel mehr als 100R haben. Der Spannungsteiler ist völlig irrelevant, er kostet rund 1% Spannung. Wenn 1% Gatespannung bei einem Schalttransistor eine Rolle spielen, ist die Auslegung Mist. Was das Thema angeht: Im Prinzip kann man jetzt wunderbar streiten, weil jeder Diskussionsteilnehmer immer eine schlüssige Begründug für seine Meinung finden wird, weil keine Specs gegeben sind. Solange FET, Schaltfrequenz, Signalquelle, Strom und Spannung etc unbekannt sind, ist jede Aussage sinnlos.
Axel S. schrieb: > Peter p schrieb: > Axel S. schrieb: > blabla > > Dann erkläre mir doch mal, warum ein 1k Widerstand Teil jeder > CMOS-Eingangs-Schutzschaltung ist. > > Das brauche ich gar nicht zu erklären, denn es ist nicht so. Nicht bei > einem µC, wo die Pins auch als Ausgänge konfiguriert werden können. Auch > nicht bei CMOS-Logik, die jünger ist als die 4000er. > Alter du trollst doch. Oder denkst du wer am meisten Arroganz an den Tag legt hat automatisch Recht? Es geht hier um einen MOS im Schalterbetrieb. Natürlich ist eine entsprechende Schutzbeschaltung dann mit einer für CMOS Eingänge zu vergleichen und nicht mit I/O Schaltungen. Oder kann man die Basis des externen MOS hier auch als Ausgang benutzen? Nee, also setze ich als Ausgangskonzept eben erstmal eine typische EINGANGS Schutzschaltung an..
Hallo Peter, bittre bleib hier 'oberhalb der Gürtellinie'. Beleidigungen bitte Richtung 'Kuhstall' Ansonsten frohes diskutieren.
Angehängte Dateien:
jemand schrieb: > Der Spannungsteiler ist völlig irrelevant, er kostet rund 1% Spannung. > Wenn 1% Gatespannung bei einem Schalttransistor eine Rolle spielen, ist > die Auslegung Mist. Hatte ich schon korrigiert: HildeK schrieb: > Andreas B. schrieb: >> Nö, 1% (100k / 1k) > > Ja, sorry, übersehen. Ich würde den PD mit 10k ausführen - wenn er > direkt am IO hängt. Vielleicht kam meine Verwechslung daher :-). Axel S. schrieb: > Welchen Teil von "diese Stromspitzen gibt es immer" hast du nicht > verstanden? Und ist dir klar, daß die Höhe der Stromspitze immer gleich > ist? Egal ob da 5pF Streukapazität oder 50pF MOSFET-Gate dranhängen? Dem ist nicht so! Schau dir einfach mal die angehängte Simulation an. Deine Aussage stimmt nur, wenn du 0,00ns Risetime hast. Die hat aber niemand! Die beiden linken habe die selbe Quelle, aber 5pF und 50pF Last. Die beiden rechten haben die selbe Last, aber unterschiedliche Anstiegszeit. Und so kann man beliebig genau rechnen mit Anstiegszeit, Quelleninnenwiderstand, Lastkapazität - oder man nimmt einen passenden Schutzwiderstand und deckt den worst case ab.
Axel S. schrieb: > Das ist für fast jeden Typ definiert. Am Ende geht es um den Rds_on der > MOSFET in den Ausgangsstufen. Der hängt vor allem von der > Betriebsspannung ab. Die entsprechenden Angaben sind Uoh bzw. Uol vs. > Io. Atmel hat da ausführliche Diagramme für verschiedene Werte der > Betriebsspannung. Ja, die Diagramm geben an: I/O PIN OUTPUT VOLTAGE vs. SINK CURRENT bzw. vs. SOURCE CURRENT. Das ist aber hier nicht die Fragestellung, denn die Angabe geht nicht bis zur Grenze für die Maximum Ratings und kennzeichnet erst recht nicht den maximalen Strom, begrenzt durch das endlich kleine R_DS_on. Man kann nur entnehmen, welchen Logikpegel bei welchem Ausgangsstrom zu erwarten ist. Auch kann man daraus einen Innenwiderstand entnehmen ΔU/ΔI, aber auch das gilt eben nur in dem angegeben Bereich, also z.B. bei einem Tinyx5 unter 20mA Laststrom. Dort wären es für SINK etwa 20Ω und für SOURCE etwa 30Ω.
@Mirko Alle Varanten haengen davon ab, welche vorangehende Schaltung mit dem Gate verbunden ist. Alle 5 hier erklaert zu bekommen sprengt den Rahmen. Sinnvoll waere daher zu nennen, mit was der MOS bevorzugt angesteuert werden solle, und ob auch per PWM gedimmt werden solle. Fuer PWM auch der Verwendungsort, da Werkstatt oder Schlafzimmer mit Tieren ganz unterschiedlich waeren.
Ihr habt mir wirklich sehr geholfen, Dankeschön! Vor allem als Ihr auf die verschiedenen Varianten genauer eingegangen seid, konnte ich endlich die meisten Unterschiede verstehen. Das einige Angaben fehlen und es dadurch zu hitzigen Diskussionen kam, tut mir echt leid... aber vorher war ich mir nicht mal sicher, ob ich überhaupt eine Schaltung mit MOSFET auf die Reihe bekomme. Deshalb hatte ich mich zu dem Zeitpunkt auf keine Bauteile festgelegt. Zum Testen verwende ich voraussichtlich einen alten RaspberryPi und die LED wird ungefähr 2.9V und 1A haben und mit ~300mA betrieben, um eine Terrasse bei Bewegungen zu beleuchten. Wie es aussieht, werde ich jetzt die zweite Schaltung verwenden und die beiden Widerstände kleiner dimensionieren, was ja häufig vorgeschlagen wurde. Vielen Dank nochmal & Gruß Mirko
Mirko R. schrieb: > Zum Testen verwende ich voraussichtlich einen alten RaspberryPi dann wäre Bild 2.) mit 1k sogar perfekt weil der Port nicht über 3,3mA belastet werden sollte! (im Falle eines Kurzschluß nach GND). Da der PI als high "nur" 3,3V ausspuckt suche dir einen logic level FET ab 2V aber nicht mit 4,5V und mehr.
:
Bearbeitet durch User
> R1 gewährleistet sicheres schnelles abschalten
In Schaltung 2 kann R1 nicht für schnelles Abschalten sorgen.
Bedenke, dass hier die 100K mit der Gatekapazität einen Tiefpass mit
recht hoher Zeitkonstante bilden. Will man schnell abschalten, so muss
man das Gate niederohmig (aktiv) auf Ground ziehen.
R1 hat die Aufgabe das Gate auf Low zu halten, sofern der Treiber in
einem hochohmigen Zustand ist. Ist dies der Fall, so wirkt die Leitung
am Gate wie eine Antenne, über welche (zum Beispiel kapazitiv)
Spannungen aufgeprägt werden können. Das will man verhindern.
lg
> Und die Größe der Kapazität hat keinen Einfluß auf die > Höhe der Stromspitze. Der Unterschied ist nur, wie lang die ist. Meinst du weil der GPIO-Ausgang als Konstantstromquelle angenommen werden kann? Andernfalls wäre die Höhe des maximalen Stromes auch von der Größe der Lastkapazität bestimmt. Es ist nämlich so, dass die Flankensteilheit nicht unendlich hoch ist.
EDIT (obigen Beitrag): ersetze "Konstantstromquelle" durch "Strom begrenzend"
nip schrieb: >> Und die Größe der Kapazität hat keinen Einfluß auf die >> Höhe der Stromspitze. Der Unterschied ist nur, wie lang die ist. > > Meinst du weil der GPIO-Ausgang als Konstantstromquelle angenommen > werden kann? Zumindest im Kurzschluß ist er das. Also: ja. Aber selbst wenn man mit einem rein ohmschen Ersatzschaltbild rechnet, ergibt sich die Höhe der Stromspitze ganz simpel als I=U/R. Mit den genannten 30Ω für Rds_on und 3.3V sind das dann ~110mA. Klar, die fließen für die Streukapazitäten auf Chip und Package nur für Picosekunden. Aber sie fließen. Größere Kapazitäten bedeuten nur eine größere Fläche im Diagramm Strom über Zeit. Und damit auch eine höhere Verlustleistung. Am Ende ist das Limit immer ein thermisches. > Es ist nämlich so, dass die Flankensteilheit nicht unendlich hoch ist. Dafür gibt es aber einen Grund. Der der liegt genau darin, daß es eben immer eine parasitäre Kapazität und nur einen endlichen Umladestrom gibt. Auch ganz ohne daß man irgendwas an einem Pin angeschlossen hat. Die Stromspitze gibt es einfach immer. Axel S. schrieb: > Genau deswegen braucht man auch Abblockkondensatoren.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.