mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik PLL als Takterzeuger für DDS


Autor: MHH (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

Ich finde im Internet schon Hybride anwendungen jedoch habe ich bisher 
noch keine Schaltung gefunden, die einen Schwingquarz mit Hoher Güte als 
Referenzfrequenz benutzt, um damit die PLL anzutreiben, die widerum mit 
ihrer Ausgangsfrequenz eine DDS als Referenzfrequenz antreibt. Mein 
Gedanke ist dabei, dass ich durch die PLL eine möglichst hohe 
Ausgangsfrequenz erzeugen kann und mit der DDS dann eine unglaublich 
feine Frequenzauflösung bekomme. Nun habe ich in meiner Vorlesung 
gelernt, dass Digitale Signalverarbeitung selten im Frequenzbereich 
>100MHz eingesetzt wird, was gegen eine PLL als Referenzfrequenz für 
eine DDS spricht. Ist das villeicht schon die Antwort? Wenn ja, wieso 
ist das so? Dafür stand auch nicht wirklich etwas in meinem Skript. Das 
einzige was ich mir vorstellen könnte wäre, dass DA-Wandler in einem 
Frequenzbereich >100MHz schwierigkeiten haben das Digitalsignal zu 
Wandeln, jedoch denke ich dann wiederum an ein R2R Netzwerk. Mit dem 
soll es, nach meinem Wissensstand, in einem Taktzyklus möglich sein DA 
zu wandeln. Natürlich habe ich dann nur ein Wertdiskretes Signal, dies 
ist mir aber an dieser Stelle Egal.
Eine andere Möglichkeit die mir einfällt wäre, dass bei den hohen 
Frequenz, die durch eine VCO erzeugt wird, eine zu große Ungenauigkeit 
herrscht, was sich Negativ auf den Digitalen Prozess auswirken kann (Ist 
nur ein Gedanke, liege damit sicher komplett daneben. Wenn nicht könnte 
mir einer erklären warum?)

Hoffe ich habe kein Hater/Troll Thread eröffnet. Bin noch am Anfang des 
weges in diesem Bereich und erhoffe mir mit eurer Hilfe bisschen Licht 
ins Dunkle zu bringen.

Beste Grüße

Autor: Marek N. (bruderm)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Eigentlich kenne ich es genau umgekehrt:

DDS mit feiner Phasenauflösung als Referenz für eine PLL, die das Signal 
vervielfacht und spektral reines Signal erzeugt.
DDS alleine macht leider viele Oberwellen.

Autor: Achim S. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
MHH schrieb:
> die einen Schwingquarz mit Hoher Güte als
> Referenzfrequenz benutzt, um damit die PLL anzutreiben, die widerum mit
> ihrer Ausgangsfrequenz eine DDS als Referenzfrequenz antreibt. Mein
> Gedanke ist dabei, dass ich durch die PLL eine möglichst hohe
> Ausgangsfrequenz erzeugen kann und mit der DDS dann eine unglaublich
> feine Frequenzauflösung bekomme.

eine Reihe ingetrierter DDS-ICs haben eine PLL eingebaut und machen das 
genau so. (Dort heißt die PLL dann z.B. "Ref-Clock Multiplier", siehe 
z.B. https://www.analog.com/en/products/ad9911.html)

MHH schrieb:
> Wenn ja, wieso
> ist das so? Dafür stand auch nicht wirklich etwas in meinem Skript.

Na ja, um digitale Signalverarbeitung mit deutlich >100MS/s 
durchzuführen brauchst du halt Rechenwerke, die das schaffen. Nicht 
unmöglich, aber eben auch keine (billige) Kleinigkeit.

MHH schrieb:
> Das
> einzige was ich mir vorstellen könnte wäre, dass DA-Wandler in einem
> Frequenzbereich >100MHz schwierigkeiten haben das Digitalsignal zu
> Wandeln

Wenn du mit 500MS/s über Platine gehst um einen externen DAC anzusteuern 
ist das tatsächlich nicht ganz ohne. Aber wenn der DAC im DDS integriert 
ist, funktioniert das meist ganz gut.

MHH schrieb:
> jedoch denke ich dann wiederum an ein R2R Netzwerk. Mit dem
> soll es, nach meinem Wissensstand, in einem Taktzyklus möglich sein DA
> zu wandeln.

Wenn du selbst dir was mit R2R basteln willst, mag das vielleicht in 
Hinblick auf Abtastrate akzeptable Werte liefern, alle sonstigen 
Parameter des selbstgebastelten DACs werden aber bei 500MS/s massiv 
schlechter sein, als wenn ein entsprechender DAC in einem DDS-IC 
integriert ist. Also solltest du lieber eine solche integrierte Lösung 
wählen, die deinen Wünschen an die Frequenzauflösung entspricht:
https://www.analog.com/en/parametricsearch/11018

MHH schrieb:
> Eine andere Möglichkeit die mir einfällt wäre, dass bei den hohen
> Frequenz, die durch eine VCO erzeugt wird, eine zu große Ungenauigkeit
> herrscht,

Ja, es ist auch nicht ganz einfach, die PLL so zu bauen, dass die 500MHz 
stabil sind und wenig jittern. Auch hier würde ich sagen: man kann das 
für ein paar Euro in einem DDS-IC kaufen, mit einem Eigenbau wird es 
kaum billiger und kaum besser.

Autor: Flaschen Zähler (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ist doch Standard,  zB AD9540

Autor: Syndedi Sator (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
MHH schrieb:
> Hoffe ich habe kein Hater/Troll Thread eröffnet.

Hier gibt es genügend kompetente Leute, nur sehe ich für diese
keine Motivation darauf einzugehen da deine Fragestellung diffus
erscheint. Nur mal so ein paar Postulate zu bestätigen oder zu
widerlegen, dafür besteht wenig Druck zu schreiben

Gut wäre es wenn du eine konkrete Frage stellen würdest und
vor allem, was genau willst du erreichen? Klar, wenn du nicht
wirklich was konkret erreichen willst kannst du hier quer durch
den Gemüse-(Elektronik-)Garten philosophieren und vom Hundertsten
ins Tausendste gelangen. Aber da macht wohl kaum einer mit.

Wenn du sehen willst wo die Grenzen des aktuell physikalisch
Machbaren liegen dann schau einfach in die Datenblätter von
diversen DDS- und PLL-Herstellern und setze dich mit diesen
Daten auseinander.

Autor: Jacko (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Warum sollte eine DDS-Implementierung an PLL-Schaltkreisen
scheitern?

Dann nimmt man halt einen Festfrequenz-Taktgeber > 100 MHz.
Oder > 1000 MHz

Nur weil du nicht kapierst, dass die gesamte DDS-Schaltung
für ein sauberes Signal im VHF-UHF-Bereich im ps-Bereich exakt
schalten müsste (was es nicht für 0,07 EU beim erstbesten
ebäy-Anbieter gibt), brauchst du doch nicht solche Pseudo-Fragen
zu stellen..

Die DA-Wandlung aus dem ps-genau-geschaltetem DDS-Signal ist
dann vergleichsweise (!) pille-palle....

Autor: Axel S. (a-za-z0-9)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
MHH schrieb:
> habe ich bisher
> noch keine Schaltung gefunden, die einen Schwingquarz mit Hoher
> Güte als Referenzfrequenz benutzt, um damit die PLL anzutreiben

Albern. Nahezu überall, wo man Takte größer ~25MHz braucht, verwendet 
man heute keinen Quarz(oszillator) bei der Nennfrequenz mehr, sondern 
einen langsameren Quarz und eine PLL. Allerdings nennt man die PLL dann 
eher "Taktvervielfacher" (clock multiplier).

Eine Weile hat man noch mit Oberwellenquarzen gearbeitet, aber 
mittlerweile hat man die Technik so gut im Griff, daß man PLL-basierte 
Oszillatoren in den gleichen Gehäusen wie Quarzoszillatoren bauen kann. 
Gern auch mit einem MEMS Resonator statt eines Quarzes. Z.B. Microchip 
DSC1001/3/4

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.