Hallo,
es geht um die Berechnung von Impedanzen bei Leiterbahnen für
Differential Microstrip, bzw. Differential Pairs, wie für USB und LVDS.
Ich nutze das kostenlose PCB Toolit V7.05 von Saturn.
Bislang hatte ich ein auf TOP geführtes Paar immer mit dem
Berechnungsmodell "Edge Cpld Ext" berechnet (Anhang 1).
Jetzt hat der PCB Hersteller differenziertere Angaben zu den
Dielektrizitätskonstanten gemacht. Außerdem scheint mir "Edge Cpld Ext"
nicht ganz so passend zu sein. Hier wird der Lötstopplack nicht mit
berücksichtigt.
Der PCB Hersteller Ätzwerk geht darauf u.a. ein.
https://www.aetzwerk.de/impedanzkontrolle
1
... Andere Werte ergeben sich wenn ein identischer Leiterzug an der Oberfläche der Leiterplatte verläuft oder mit Lötstopplack abgedeckt ist. So beträgt der Wert für εr auf einer Außenlage mit Lötstopplack 3,8 (Berechnungsmodell: Surface Coated Microstrip). Ohne Lötstopplack sollte man auf den Außenlagen mit εr = 2,8 rechnen (Berechnungsmodell: Surface Microstrip). ...
Deswegen müßte bein PCB Toolkit das Berechnungsmodell "Edge Cpld Embed"
exakter sein (Anhang 2). Jetzt wäre noch die Dielektrizitätskonstante
festzulegen.
Der Prepreg 2313 wird hier mit 4,05 angegeben.
Solder mask thickness over base material = 0,8 mil
Solder mask thickness over track = 0,5 mil
Solder mask dielectric constant = 3,8
Der Parameter H1 des Tools ist der Prepreg.
H2 = H1 + Kuferschichtdicke + 0,5 mil Lötstopplack.
Dann wollte ich per Dreisatz bezogen auf die Schichtstärken eine
mittlere Dielektrizitätskonstante ermitteln.
Sehe ich das so richtig?
mfg klaus
Ich denke, du hast zuviele Nachkommastellen in deinen Berechnungen.
Wenn du möglichst genau eine bestimmte Impedanz haben willst, dann musst
du bei deinem LP-Fertiger eine impedanzkontrollierte LP bestellen - mit
Aufpreis natürlich.
Bei normalen LP ist die Toleranz von Schichtdicken, Abständen,
Leiterbreiten sowie der Homogenität des eps-r größer, als das was du als
Ablage eines leicht abweichenden eps-r des Stoplackes ausrechnest.
Hast du überhaupt so strenge Anforderungen? Die knapp 5% Fehler spielen
höchstens dann eine Rolle, wenn du vom Kunden hohe Anforderungen an die
Reflexionsdämpfung deiner Schnittstelle hast.
Mal davon abgesehen: Wenn du eine Impedanzkontrolle mitbestellst, so
wird in der Regel eine Toleranz von +/-10% angegeben. Der Fertiger sieht
dann auch nur zu daß es in etwa passt. Und der rechnet auch nur mit
Faustformeln, oder z.B. mit PCB-Toolkit von SaturnPCB.
Ich glaube kaum daß die üblichen Fertiger richtige
Feldberechnungsprogramme einsetzen.
Immerhin waren die PCB-Toolkitprogrammierer so clever und haben eine
Grenze ihrer verwendeten Formeln eingebaut, die vom Programm auch
eingehalten wird. Die Ungenauigkeit in den Grenzbereichen geht dabei
leider nicht daraus hervor.
HildeK schrieb:> Ich denke, du hast zuviele Nachkommastellen in deinen Berechnungen.
Ist mir klar. Für mich runde ich auf eine Stelle, aber nur deswegen um
Varianten unterscheiden zu können.
HildeK schrieb:> Wenn du möglichst genau eine bestimmte Impedanz haben willst, dann musst> du bei deinem LP-Fertiger eine impedanzkontrollierte LP bestellen - mit> Aufpreis natürlich.
Ist mir bekannt. Aber Fast Ethernet und LVDS haben noch relativ kurze
Längen. LVDS wird zudem nicht voll ausgereizt.
HildeK schrieb:> Hast du überhaupt so strenge Anforderungen? Die knapp 5% Fehler spielen> höchstens dann eine Rolle, wenn du vom Kunden hohe Anforderungen an die> Reflexionsdämpfung deiner Schnittstelle hast.
Ich bin mir der Toleranzen bewusst, zumindest halbwegs. Deswegen möchte
ich zunächst die Leiterbahngeometrie im Optimalfall ermitteln. Ich teste
dann auch die Werte mit den Toleranzen durch. Auf 5% Abweichung kommt
man da sehr schnell.
Das Problem ist aber schon das die differenzielle Impedanz und die
asymmetrische Impedanz nicht 100%ig übereinstimmen. 50 Ohm + 50 Ohm
sollten 100 Ohm geben. Man bekommt aber nur einen Wert genau hin und der
andere hat immer einige Ohm Abweichungung oder der Leiterbahnabstand
wird sehr groß.
Welcher Wert ist der wichtigere, der Nennwert von 100 Ohm? Oder sollte
man die Abweichungen aufteilen?
mfg klaus
Wühlhase schrieb:> Ich glaube kaum daß die üblichen Fertiger richtige> Feldberechnungsprogramme einsetzen.
Das von so gut wie allen verwendete Standard-Paket von Polar Instruments
umfasst sowohl die Hardware zur Impedanzmessung von Leiterbahnen, die
Software zur präzisen Berechnung und Software zum Bon-Druck mit den
gemessenen Werten für jede LP.
Die Vermutung, dass ein Fertiger, der kontrollierte Impedanz anbietet,
mit Gratissoftware wie dem Saturn Toolkit arbeitet ist eigentlich eine
Beleidigung.
Und es ist auch keine Schlamperei der Fertigung, dass Toleranzen von 10%
herauskommen, sondern das liegt ganz einfach daran, dass solche
Parameter wie die Dicke von Prepregs auch schon erhebliche Toleranzen
haben.
Wenn man so garkeine Ahnung hat sollte man sich mit solchen
Unterstellungen zurückhalten.
Georg
georg, ich habe von einem Fertiger hier aus Deutschland (zudem einer der
eher Geschätzteren hier) mal einen Screenshot aus dem Saturn-Toolkit in
einer Antwort-Mail erhalten.
Die tatsächliche Dicke des Lötstopplacks hängt von etlichen
geometrischen Bedingungen ab, d.h. je dichter die Leiterbahnen beinander
liegen, desto dicker ist die Lackschicht.
Ebenso sollte man berücksichtigen, dass die Außenlagen selbst größeren
Dickentoleranzen unterworfen sind als Innenlagen, die nicht separat
metallisiert sind. Dies hängt damit zusammen, dass sich das Kupfer für
die Durchkontaktierungen auch auf den zum Zeitpunkt der Metallisierung
außen liegenden Kupferschichten ansammeln. "Normale" Leiterplatten mit
z.B. vier Lagen werden häufig aus einem Kern mit 35um Kupferfolie
hergestellt, der vorab geätzt wird und die beiden Innenlagen ergibt.
Dann werden jeweils ein Prepreg sowie 9um Folie aufgebracht. In der
Galvanik erfolgt dann die Durchkontaktierung, wobei z.B. 25um Wandstärke
der Kupferhülsen angestrebt wird. Allerdings lagert sich das Kupfer auf
den Außenlagen nochmals deutlich stärker ab. Letztendlich erreicht man
dadurch außen ca. 42um, wobei die Toleranzen wesentlich höher sind als
bei gewalzten Kupferfolien.
Wenn man eine Leiterplatten mit Buried Vias herstellen lässt, erfolgen
natürlich galvanische Schritte bei jedem Lagenpaar, auf dem Buried Vias
beginnen oder enden. Folglich gelten auch für solche Kupferlagen größere
Toleranzen.
Bei Innenlagen ist natürlich auch die dielektrische Umgebung besser
definiert. Aus all den o.a. Gründen bieten sich daher insbesondere die
erste und die vorletzte Lage für besonders eng tolerierte,
impedanzkontrollierte Leiterbahnen an. Durch die Einsatz von Microvias
vermeidet man dann auch große Impedanzsprünge wie bei
Durchgangsbohrungen.
Natürlich muss man sich auch entscheiden, ob man die wichtigen
Leiterbahnen außen entweder komplett mit Kupfer abdeckt oder eben
komplett ausspart.
Hallo,
vielen Dank für die Antworten. HildeK hat schon etwas zu den Toleranzen
gesagt. Andreas hat das Thema anschaulich vertieft. Wie Mr. Spock schon
sagte: "Aha, dann werde ich so genau schätzen, wie ich kann."
mfg klaus
Klaus R. schrieb:> Welcher Wert ist der wichtigere, der Nennwert von 100 Ohm?
Dafür gibt es von einem der führenden amerikanischen Spezialisten eine
klare Aussage, aber den Fachartikel in einer Fachzeitschrift für PCB
Design habe ich gerade nicht im Zugriff und ausserdem würde so eine
Aussage hier nur zu hasserfüllten Diskussionen führen ohne Ergebnis.
Richtig ist, je näher die Leiterbahnen desto grösser die Abweichung von
Diff = 2 x Single, das ist physikalisch bedingt, und mit einem Field
Solver kann man auch schön sehen warum. Also macht man den Abstand so
gross dass die Abweichung tolerabel ist. Daher ist auch die übliche
Empfehlung, den Abstand so klein zu machen wie die Fertigung zulässt,
eher irreführend, aber auch das ist hier nicht diskutierbar.
Georg
georg schrieb:> Klaus R. schrieb:>> Welcher Wert ist der wichtigere, der Nennwert von 100 Ohm?>> Dafür gibt es von einem der führenden amerikanischen Spezialisten eine> klare Aussage, aber den Fachartikel in einer Fachzeitschrift für PCB> Design habe ich gerade nicht im Zugriff und ausserdem würde so eine> Aussage hier nur zu hasserfüllten Diskussionen führen ohne Ergebnis.>> Richtig ist, je näher die Leiterbahnen desto grösser die Abweichung von> Diff = 2 x Single, das ist physikalisch bedingt, und mit einem Field> Solver kann man auch schön sehen warum. Also macht man den Abstand so> gross dass die Abweichung tolerabel ist. Daher ist auch die übliche> Empfehlung, den Abstand so klein zu machen wie die Fertigung zulässt,> eher irreführend, aber auch das ist hier nicht diskutierbar.
Wieso sollte das nicht diskutierbar sein? Ich bin zwar auch manchmal
erstaunt (gelegentlich auch erschrocken) über die "Kompetenz" in
deutschen Firmen gemeinhin zu herrschen scheint, aber das ist doch kein
Grund. Im Gegenteil, es ist durchaus tröstend so eine Diskussionsrunde
im Forum zu lesen. Das mindert den Selbstzweifel im realen Leben
erheblich.
Ich glaub aber auch zu wissen, welchen Spezialisten und du meinst und
wie seine Ansage lautet. Den Fachartikel würde ich gerne mal lesen.
Hallo,
also ich tendiere zu den 100 Ohm der differenziellen Impedanz. Zumindest
bei LVDS soll es sich um eine Stromschleife handeln. Das wäre für mich
eine klassische symmetrische Übertragung wie im höherwertigen
Audiobereich üblich. Allerdings spielt dort bei der Übertragung für das
Signal Masse keine Rolle. Im HF - Bereich treten da schon eher
Wellenphänomene auf.
mfg Klaus
Ich weiß dass diese Antwort nicht ganz ohne Werbung geht, aber was
haltet ihr denn von den eingebauten Tools wie z.B.
https://www.altium.com/de/solution/pcb-stackup-impedance-calculator
(Vielleicht ergänzt ihr bei der Antwort darauf, ob ihr diesen Designer
bereits verwendet habt, oder nicht --> Ich teste ihn gerade und die
Lernkurve ist extrem steil, und das ist gut so ;)
D a v i d K. schrieb:> Ich weiß dass diese Antwort nicht ganz ohne Werbung geht, aber was> haltet ihr denn von den eingebauten Tools wie z.B.> https://www.altium.com/de/solution/pcb-stackup-impedance-calculator>
Sollte besser sein als die Freeversion von Saturn Toolkit. Zumindest
wird der Lötstopplack mit berücksichtigt. Einige müssen zuvor aber noch
lernen, daß man am Anfang die Klassen und die Rules sorgsam pflegt.
> (Vielleicht ergänzt ihr bei der Antwort darauf, ob ihr diesen Designer> bereits verwendet habt, oder nicht --> Ich teste ihn gerade und die> Lernkurve ist extrem steil, und das ist gut so ;)
Den Robert Feranec kennst Du mit Sicherheit auch schon. Gerade wenn man
aus der Eagle Ecke kommt ist das dringend von nöten. Man muß erst einmal
selbst bei banalen Dingen die Philosofie von Altium erlernen und
verstehen. Und natürlich ohne die Unmegen von Shortcut Keys geht es oft
nicht weiter. Ich würde sagen, das Erlernen von Altium ist wie
Achterbahfahren. Wenn man glaubt, jetzt habe ich alles verstanden, dann
geht es einfach nicht mehr weiter und denkt, was habe ich denn jetzt
gemacht?
mfg Klaus
Noch eine Frage zum Ätzwerk:
Oben in den Bildchen hast du H mit 0,1 mm angegeben, aber laut
https://www.aetzwerk.de/multilayer
kann die Firma "nur" 0,13 mm.
Was ist denn der minimale Lagenabstand den die schaffen? Bisher lasse
ich bei Eurocircuits fertigen, die bieten definierte Impedanz im Pool
mit 0,12 mm Lagenabstand.
Gustl B. schrieb:> Was ist denn der minimale Lagenabstand den die schaffen?
Wen meinst Du mit "die"?
Oh, Du meinst vermutlich mich mit den beiden Bildern am Anfang. Es gibt
PCB Lieferanten die 0,1 mm Lagenabstand von Top zum ersten Layer
darunter haben. Das ist für 100 Ohm Leiterpaare nicht so ganz gut. Dann
müssen auch die Fertigungstoleranzen schon genauer sein.
mfg Klaus
Wühlhase schrieb:> georg, ich habe von einem Fertiger hier aus Deutschland (zudem einer der> eher Geschätzteren hier) mal einen Screenshot aus dem Saturn-Toolkit in> einer Antwort-Mail erhalten.
Es ist nicht unüblich, dass die Vertriebsleute mit günstigerer Software
arbeiten, die Lizenzen von Polar Instruments kosten ein Vermögen. Du
kannst aber sicher sein, das Paket an praktisch jedem CAM-Arbeitsplatz
vorzufinden.
Thread beobachten
Seitenaufteilung abschalten