Hallo, Ich habe das Arty-S7 Board von Digilent. Auf diesem Board befinden sich ein paar Header z.b. die JA, JB, JC und JD. AN diesen Headern sind angeschlossen differentielle Analogsignal z.b. tragen diese die Bezeichnung IO_L4N_T0_D05_14 / IO_L4P_T0_D05_14 an den PINS: L17 und L18 (XC7S50-CSGA324). Nun wollte ich den den Datenblättern von Xilinx nachschauen, ob diese Signale auch als "normale" digital IO verwendbar sind. Im welchen Datenblatt findet man eine Vollständige Beschreibung der Pins des FPGA´s XC7S50-CSGA324? Und manche blöcke z.b. die JC und JD haben 200 ohm Widerstände in serie. Nun ich wollte eigentlich gern einen FTDI- FIFO 16 bit Baustein anschließen und ich denke mir die 200 Ohm Widerstände könnte da etwas störend wirken. Einfach ablöten und 0 ohm Widerstände drauf machen?
Dieses Dokument nützt mir nicht viel. Darin sind die Pins nicht beschrieben. Es gibt weitere verweise wie z.b. auf die https://www.xilinx.com/support/packagefiles/s7packages/xc7s50csga324pkg.txt Aber darin gibt es auch keine Erklärungen z.b. zu den Themen, Innenwiderstand, Maximalpegel, High/Lowpegel usw .. die Elektrischen eigenschaften eben.
arty-s7 schrieb: > Dieses Dokument nützt mir nicht viel. Darin sind die Pins nicht > beschrieben. Doch da drin ist beschrieben ob die jeweiligen Pins dedicated sind oder als generalPurpose I7O benutz werden können. Und danach hast du gefragt, Zitat: "Nun wollte ich den den Datenblättern von Xilinx nachschauen, ob diese Signale auch als "normale" digital IO verwendbar sind." Was du suchst ist keine Pin-beschreibung sondern eine beschreibung der einstellbaren I/O standards. Um das zu finden bemühst du beispielsweise google mit den Stichtworten "spartan-7" und "I/O" . Die ersten beiden Links sollten Dich zu UG471 und DS189 führen.
Wenn man sich nicht die Muehe machen will in Datenblaetter zu wuehlen, kann man auch z.B. ein neues "I/O Planning Project" in Vivado starten. Nach Auswaehlen von Projektname und FPGA* oeffnet sich die Device Ansicht. Dort nun einfach den Pin auswaehlen und man sieht eine Uebersicht der Pin Eigenschaften. Fuer die obigen sieht man da, dass das User IOs sind, die lassen sich als differential und als single ended konfigurieren. *Funktioniert natuerlich nur wenn man auch entsprechende Vivado Suite besitzt in dem der benoetigte FPGA freigeschaltet ist, in diesem Fall ist das aber kein Problem, die Spartan 7 sind Webpack Devices.
arty-s7 schrieb: > Und manche blöcke z.b. die JC und JD haben 200 ohm Widerstände in serie. > Nun ich wollte eigentlich gern einen FTDI- FIFO 16 bit Baustein > anschließen und ich denke mir die 200 Ohm Widerstände könnte da etwas > störend wirken. Einfach ablöten und 0 ohm Widerstände drauf machen? Laß die Widerstände drauf. Falls mal Ausgang gegen Ausgang treibt und die Pegel verschieden sind, bleibt der Strom im friedlichen Rahmen. Duke
arty-s7 schrieb: > IO_L4N_T0_D05_14 Da wo IO steht, ist auch IO. Die dedizierten Pins haben das nicht. Das N bzw. P bedeutet zusätzlich dass der Pin LVDS oder andere differenzielle Sachen kann. MRCC oder SRCC sind z.B. Clock Pins. Ich glaube da gibts einen Pin Planning User Guide, da steht das nochmal explizit drin.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.