Hallo zusammen, Ich schaue mir ab und zu wieder mal Platinendesigns und Platinen an und habe einige Fragen dazu wo ich gerne wissen würde warum dies so ist. Es interessiert mich hald einfach warum man als Platinenhersteller sowas macht 1.) Löchrige Flächen Auf einigen Platinen sieht man das grosse Kupferflächen mit ganz vielen Vias auf eine andere Kupferfläche verbunden sind. Die Vias sind ganz klein. Wieso macht man sowas? Warum wird icht ein grosses Via (z.b. 2mm) verwendet? Hat das damit zutun das man grosse Vias nicht mit Lötstopplack überziehen kann? 2.) Schraffierte Flächen Ich habe hier ein Display herumliegen, das als GND-Fläche keine gefüllte Fläche hatt sondern karriert ist, wie ein Schreibblock nur viel kleiner. Auch habe ich schon Platinen endeckt welche schräge Linien hatten. Was ist der Hintergrund solcher Flächen? 3.) Freiform Leiterbahnen Zum einten sehe ich immerwieder Platinen wo die Leiterbahnen nicht wie normal in graden linien geführt sind, sondern einfach so verbunden sind. Also wie wenn man auf einem Blatt von Hand die Bauteile mit einem Bleistift verbinden würde. Wieso macht man das? 4.) Runde Leiterbahnen Ich hatte mal eine Platine endeckt wellche keine normalen geraden Leiterbahnen hatte, sondern alle verbindungen über Eck waren als Radius gezeichnet und auch bei den IC's gingen die Verbindungen alle als Radius ab. Wieso ist dies so bzw. was bringt das? 5.) Komische Formen Immer wieder sieht man auf Platinen ganz wirre Formen von Leiterbahnen z.b. Wellenförmig oder teilweise habe ich auch schon gesehen das Freie Flächen mit Leiterbahn (in Wellen/ZIGZAG) aufgefüllt wurden anstatt mit einer Fläche. Werden so z.b. Widerstände direkt auf der Platine gezeichnet, oder warum macht man das? Vielen Dank für eure Antworten :)
1) Das kann viele Gründe haben: -niederimpedante Verbindung zweier Flächen (zwei oder mehr Vias parallel haben eine geringere Impedanz als ein einzelnes Via) -Wärmeableitung (mehr Vias können mehr Wärme transportieren) 2) Auch das kann viele Gründe haben: -Leichtbau -Angeblich niedrigere Kapazität zwischen solchen Flächen und Leiterbahnen/anderer Flächen 3) Ist das Ergebnis mancher Autorouter. 4) Echte Gründe dafür fallen mir nicht ein. Machmal heißt es, daß man damit Reflexionen unterdrücken will, aber das ist Unsinn. 5) Widerstände...will ich nicht ausschließen. Oft wird sowas aber auch gemacht, um mehrere Leiterbahnen auf die gleiche Länge zu bringen um gleiche Signallaufzeiten zu erhalten. Das ist bei ausreichend schnell schaltenden Bauteilen manchmal notwendig.
Luki schrieb: > Hallo zusammen, > > Ich schaue mir ab und zu wieder mal Platinendesigns und Platinen an und > habe einige Fragen dazu wo ich gerne wissen würde warum dies so ist. Es > interessiert mich hald einfach warum man als Platinenhersteller sowas > macht > > > 1.) Löchrige Flächen > > Auf einigen Platinen sieht man das grosse Kupferflächen mit ganz vielen > Vias auf eine andere Kupferfläche verbunden sind. Die Vias sind ganz > klein. > > Wieso macht man sowas? Warum wird icht ein grosses Via (z.b. 2mm) > verwendet? Hat das damit zutun das man grosse Vias nicht mit > Lötstopplack überziehen kann? Um diese Frage eindeutig beantworten zu können würde ich gerne ein Beispiel sehen. Viele Vias werden in Mikrowellenlayouts verwendet um Masseflächen möglichst induktionsarm miteinander zu verbinden Manchmal macht man das um erzeugte Hitze von Bauteilen besser abführen zu können. > > > 2.) Schraffierte Flächen > > Ich habe hier ein Display herumliegen, das als GND-Fläche keine gefüllte > Fläche hatt sondern karriert ist, wie ein Schreibblock nur viel kleiner. > Auch habe ich schon Platinen endeckt welche schräge Linien hatten. > > Was ist der Hintergrund solcher Flächen? Das weiß ich auch nicht. Es ist möglich, daß das genacht wird um mögliche Bordverbiegungen (Warpage) zu verhindern bzw zu vermindern. Mein Bordfertiger hat mich gebeten es nach Möglichkeit nicht zu praktizieren weil es ihnen angeblich ihre DRC Prüfungen erschwert. > > > 3.) Freiform Leiterbahnen > > Zum einten sehe ich immerwieder Platinen wo die Leiterbahnen nicht wie > normal in graden linien geführt sind, sondern einfach so verbunden sind. > Also wie wenn man auf einem Blatt von Hand die Bauteile mit einem > Bleistift verbinden würde. Wieso macht man das? Da wären Photos hilfreich. Keine Ahnung. > > 4.) Runde Leiterbahnen > > Ich hatte mal eine Platine endeckt wellche keine normalen geraden > Leiterbahnen hatte, sondern alle verbindungen über Eck waren als Radius > gezeichnet und auch bei den IC's gingen die Verbindungen alle als Radius > ab. Wieso ist dies so bzw. was bringt das? Ohne Photobeispiele ist das schwer zu beurteilen. > > 5.) Komische Formen > > Immer wieder sieht man auf Platinen ganz wirre Formen von Leiterbahnen > z.b. Wellenförmig oder teilweise habe ich auch schon gesehen das Freie > Flächen mit Leiterbahn (in Wellen/ZIGZAG) aufgefüllt wurden anstatt mit > einer Fläche. Werden so z.b. Widerstände direkt auf der Platine > gezeichnet, oder warum macht man das? Bei modernen High-Speed digitalen Designs wie sie bei PC Mutterplatinen üblich sind, müssen serielle Hochgeschwindigikeits Busverbindungen mit sogenannten Differenzial Transmission Lines miteinander oft laufzeit synchron miteinander verbunden werden. Da kommt es darauf an, daß beide Leiter dieser Differenzialdoppelleitung so gleichlang wie möglich sind. Dann wird auch durch Betechnungen und Simulation darauf geachtet den Wellenwiderstand zu bestimmen und kontrollieren um z.B. eine 100 Ohm Differenzial Impedanz von 100 Ohm zu erzielen. (Das wird Dir im Augenblick möglicherweise nicht zu viel sagen weil das Wissen von HF Technik benötigt.) Um diese Differenzial Leitungen trotz Biegungen gleich lang ausfallen zu lassen muß man oft den längeren Leiterzug als Zig-Zag oder Meanderförmig auslegen. Viele bessere Layputprogramme machen das automatisch durch explizite design Rule Instruktionen. Oft müssen einige dieser seriellen Busverbindungen phasengleich zueinander ausfgeführt werden. Da passiert es manchmal daß man im Zig-Zag die Leitungen verlängern muß. Wenn Du da mehr wissen möchtest, versuche mal im Internet zu recherchieren. Am besten ist es in Englisch zu suchen. Suche mal nach: Differential Transmission Line Layout Characteristic Impedance Microstrip Lines + Calculator Msata, Displayport, PCI Express PCB Layout Die Datenblätter von ICs für diese Busse geben meist sehr explizite Application Details bezüglich ihrer Verbindungen zueinander und des Layouts. Das sind natürlich Aufgabengebiete für versierte Fachleute mit jahrelanger Erfahrung in der praktischen Verwirklichung von solchen Schaltungen. Hoffe das hilft Dir etwas weiter. Im Internet gibt es diesbezüglich viele nützliche Informationsquellen der Industrie. Wichtig: Immer zuerst in Englisch suchen - da wird man viel fündiger. Dann gibt es natürlich auch viele gelehrte Bücher darüber die oft für die meisten von uns wegen der akademischen Grundlagen sehr schwer verdaulich sind. > > > Vielen Dank für eure Antworten :)
Luki schrieb: > 4.) Runde Leiterbahnen Waren das alte Platinen? Früher hat man das von Hand so gemacht. Wenn es neuer war, könnte es das Ergebnis von TopoR gewesen sein.
Luki schrieb: > 1.) Löchrige Flächen Bei Nutzung als wärme Vias wird die Wärme gleichmäßiger auf der Fläche verteilt, weil sie nicht nur an einem Punkt eingeleitet wird -> bessere Kühlung. Für Hochfrequenzerdung ist eine flächig verteilte Anbindung besser, sonst generiert man leicht antenneähnliche Stukturen, die dann keine gute Erde darstellen. > 2.) Schraffierte Flächen Dadurch wird die Unsymmetie zwischen Leiterbahnen auf der einen Seite und Fläche auf der anderen Seite aufgehoben und die Platine neigen nicht zum krümmen (Bimetall-Effekt). > 3.) Freiform Leiterbahnen > ... Wieso macht man das? Wieso nicht? Das kann jeder machen, wie er möchte. Der Strom wird den Weg finden. 4.) Runde Leiterbahnen Manche Leute wollen damit Hot Spots bei der Stromdichte vermeiden, aber dafür ist 45°-Verlegung schon sehr wirkungsvoll. > 5.) Komische Formen Vielleicht weil es Antennen sind, weil es differentielle Leitungen sind, die gleich lang sein müssen oder weil das Signal etwas verzögert werden soll.
Schnörkelinien schwächen auch Probleme mit Übersprechen, die bei langen parallel geführten Leitungspaaren entstehen. Als eine Grundregeln um EMV probleme (Störabstrahlung) zu vermeiden wird oft die Regel aufgestellt, rechtwinklige Leitungsknicke zu vermeiden.
Fpga K. schrieb: > wird > oft die Regel aufgestellt, rechtwinklige Leitungsknicke zu vermeiden Und dann melden sich gleich wieder angebliche Besserwisser die das für völligen Unsinn erklären. Aber es gibt auch noch einen anderen Grund: mit 45-Grad-Verlegung (also 8 Richtungen für Leiterbahnen) braucht man in vielen Fällen weniger Platz. Georg
Auch der PCB-Fertiger hat Erfahrung mit schlechten Layouts: www.elektronikpraxis.vogel.de/pcb-design-regeln-sieben-suenden-beim-leit erplatten-design-a-356703/
Luki schrieb: > 4.) Runde Leiterbahnen > > Ich hatte mal eine Platine endeckt wellche keine normalen geraden > Leiterbahnen hatte, sondern alle verbindungen über Eck waren als Radius > gezeichnet und auch bei den IC's gingen die Verbindungen alle als Radius > ab. Wieso ist dies so bzw. was bringt das? Das kann mehrere Gründe haben: - impedanzkontrollierte Leitungen haben weniger Stoßstellen - bei Leitungen, an denen höhere Spannungen anliegen, sind spitzige Ecken zu vermeiden - viele Layoutprogramme bieten das an - warum soll man es in den genannten Fällen nicht nutzen? > 5.) Komische Formen > > Immer wieder sieht man auf Platinen ganz wirre Formen von Leiterbahnen > z.b. Wellenförmig oder teilweise habe ich auch schon gesehen das Freie > Flächen mit Leiterbahn (in Wellen/ZIGZAG) aufgefüllt wurden anstatt mit > einer Fläche. Werden so z.b. Widerstände direkt auf der Platine > gezeichnet, oder warum macht man das? Das sind Leitungen, die zu anderen Leitungen eine enge Toleranz bezüglich der Länge haben müssen, z.B. beim Datenbus von DDR-RAMs. Die Leitung mit dem größten Abstand ist dann gerade geführt, andere, deren Abstand kürzer ist, werden durch die Mäander künstlich verlängert. Sie müssen (oft) auch eine bestimmte Leiterbreite haben (wg. Wellenwiderstand), daher ist eine flächige Ausführung falsch bzw. nicht brauchbar. Bei differentiellen Leitungen sind nur sehr kurze Stücke mäanderförmig ausgeführt und nur an den Stellen, wo zwischen den beiden Leiterbahnen ein Längenunterschied auftritt, z.B. am IC oder auch an Steckerleisten. Da muss man sehr genau wissen, was man macht und welche negativen Einflüsse diese Maßnahme haben kann: einerseits sollen die beiden Leitungen möglichst gleich lang sein, anderseits sollen sie auch schön parallel geführt werden. Eine normale Richtungsänderung verursacht nicht so viel Längenunterschied, dass man das sofort korrigieren muss - da ist die homogen Impedanz wichtiger. Da am Anfang oder Ende der Leitung meistens die größte Längendifferenz auftritt und man dort auch noch nicht schön parallel verlegen kann, wird man an den Stellen auch die Differenz korrigieren.
Wühlhase schrieb: > Echte Gründe dafür fallen mir nicht ein. Machmal heißt es, daß man damit > Reflexionen unterdrücken will, aber das ist Unsinn. Das ist allerdings kein Unsinn, sondern tatsächlich der Grund dafür. Spätestens im zweistelligen GHz-Bereich macht sich der Effekt deutlich bemerkbar. Da kann es dann auch schnell passieren, dass mehr Signal reflektiert wird, als auf der anderen Seite ankommt. Daher eben die runde Leiterführung oder "abgeschnittene" Leiterecken (Stichwort zur Suche: mitered bends). Auch weit unterhalb solcher Frequenzen hat die Vermeidung von 90°-Ecken Vorteile bezüglich Platzausnutzung und Fertigung, dazu findet sich mit der Forensuche einiges. https://www.microwaves101.com/encyclopedias/mitered-bends https://en.wikipedia.org/wiki/Microstrip#Bends
Luki schrieb: > 1.) Löchrige Flächen Wärmeleitung von einer Seite zur anderen, z.B. unter PowerPADs. > 2.) Schraffierte Flächen kupfersparende Massefläche, Kupfer ist teuer, die Fläche taugt auch mit kleinen Öffnungen > 3.) Freiform Leiterbahnen Die sind per Hand und Kreppapier gemacht, vor allem bei alten Platinen, oder mit dem Edding gezeichnet. > 4.) Runde Leiterbahnen Bei richtiger Hochfrequenz wichtig, sonst egal (vielleicht fand's der Layouter hübscher). > 5.) Komische Formen Entweder der Versuch, mehrere Leiterbahnen auf dieselbe Länge zu bringen (z.B. bei einem Mainboard, bei USB), oder extreme Hochfrequenz wo es wie ein Bauelement wirkt (Streukapazität, Streuinduktivität).
Michael B. schrieb: > Luki schrieb: >> 2.) Schraffierte Flächen > > kupfersparende Massefläche, Kupfer ist teuer, die Fläche taugt auch mit > kleinen Öffnungen Wird das aus den Löchern weggeätzte Kupfer aus dem Ätzbad in wirtschaftlich sinnvoller Weise zurückgewonnen? MfG, Arno
Arno schrieb: > Wird das aus den Löchern weggeätzte Kupfer aus dem Ätzbad in > wirtschaftlich sinnvoller Weise zurückgewonnen? Z.B. Degussa nimmt gesättigte Ätzlösungen zur Kupferrückgewinnung an, wenn wenigstens ein 800l-Tank angeliefert wird. Georg
Arno schrieb: > Wird das aus den Löchern weggeätzte Kupfer aus dem Ätzbad in > wirtschaftlich sinnvoller Weise zurückgewonnen? Umweltgerecht sollte es sowieso entsorgt werden, da ist Rückgewinnung angesichts der Cu-Preise durchaus sinnvoll. Mir fiele auch nix anderes ein wie man das sonst entsorgen könnte, thermisch verwerten ist ja nicht und Cu-Erz wieder in der Erde verbuddeln ist wirtschaftlich fragwürdig. 90° schrieb: > Wühlhase schrieb: >> Echte Gründe dafür fallen mir nicht ein. Machmal heißt es, daß man damit >> Reflexionen unterdrücken will, aber das ist Unsinn. > > Das ist allerdings kein Unsinn, sondern tatsächlich der Grund dafür. > Spätestens im zweistelligen GHz-Bereich macht sich der Effekt deutlich > bemerkbar. So...ist das so? Ich denke, sofern du beruflich mit solchen Frequenzen zu tun hast weißt du auch, daß vieles ganz anders ist sobald man mit Mikrowellen hantiert und daher auch vieles anders gehandhabt werden muß. Da hat man es z.B. oft nicht mehr mit geschlossenen Stromkreisen zu tun wie das die meisten hier kennen. Umgekehrt ist es nicht sinnvoll, Layouttechniken aus der Mikrowellentechnik ohne Weiteres auf niedere Frequenzbereiche anzuwenden. Lee Ritchey hat genau diesen Sachverhalt mal untersucht und nachgemessen, und ich meine daß auch irgendeine nordamerikanische Uni das mal experimentell untersucht hat. Ergebnis: Nix Reflexion. Nicht nur wenig und vernachlässigbar, sondern nichts.
Wühlhase schrieb: > Ergebnis: Nix Reflexion. Nicht nur > wenig und vernachlässigbar, sondern nichts. Das ist ziemlich unglaubwürdig oder falsch wiedergegeben. Das würde ja voraussetzen dass die Leiterbahnen mit absolut Null Toleranz gefertigt wurden, was technisch unmöglich ist. Wenig wäre glaubwürdig, nichts gibt es nicht. Georg
Arno schrieb: > Wird das aus den Löchern weggeätzte Kupfer aus dem Ätzbad in > wirtschaftlich sinnvoller Weise zurückgewonnen? Bei grossen Leiterplattenfirmen: Ja, das macht die günstigen Preise erst möglich.
georg schrieb: > Wühlhase schrieb: >> Ergebnis: Nix Reflexion. Nicht nur >> wenig und vernachlässigbar, sondern nichts. > > Das ist ziemlich unglaubwürdig oder falsch wiedergegeben. Das würde ja > voraussetzen dass die Leiterbahnen mit absolut Null Toleranz gefertigt > wurden, was technisch unmöglich ist. Wenig wäre glaubwürdig, nichts gibt > es nicht. Mit den Impedanztoleranzen hat es sicher theoretisch berechenbare Reflexionen gegeben, allerdings nichts was irgendwie sichtbar gewesen wäre. Der Knick hat sich jedenfalls nicht anders verhalten als der Rest der Leiterbahnen. In diesem Test wurde übrigens auch das Verhalten von Vias untersucht. Vias waren auf dem Oszillogram zu sehen, allerdings mit weitaus weniger dramatsichen Folgen als gemeinhin angenommen wird. Mich hat die Beschäftigung mit diesem Thema jedenfalls gelehrt, daß solche aus der Theorie ausgebrüteten Gewissheiten unbedingt auch mal nachgemessen werden sollten.
Hier wurde das ganze mal nachgemessen: https://www.ultracad.com/articles/90deg.pdf Die Aussage trifft sich mit der von Wühlhase.... 90° und 45° sind nicht schlechter oder besser als exakt gerade Leiterbahnen. Die Einflüsse von Via's, Steckverbindern, IC Gehäusen sind deutlich größer.
Wühlhase schrieb: > So...ist das so? Ja. > zu tun hast weißt du auch, daß vieles ganz anders ist sobald man mit > Mikrowellen hantiert und daher auch vieles anders gehandhabt werden muß. Die Physik ändert sich nicht. Der Effekt tritt bei üblichen Leiterplatten übrigens ab 10 GHz deutlich auf. Wenn wir von Digitalsignalen mit vernünftiger Flankensteilheit reden, liegen die Schaltfrequenzen weit darunter. > Da hat man es z.B. oft nicht mehr mit geschlossenen Stromkreisen zu tun > wie das die meisten hier kennen. Umgekehrt ist es nicht sinnvoll, > Layouttechniken aus der Mikrowellentechnik ohne Weiteres auf niedere > Frequenzbereiche anzuwenden. Digitalsignale im einstelligen GHz-Bereich sind sicher für einen Großteil der Leute hier Alltag, das hat nix mit Vodoo zu tun. Ansonsten haben 90° noch einige Nachteile. 45° oder runde Kanten bringen dabei keine Nachteile mit sich, auch wenn man sie bzgl Reflexion nicht braucht. > Lee Ritchey hat genau diesen Sachverhalt mal untersucht und > nachgemessen, und ich meine daß auch irgendeine nordamerikanische Uni > das mal experimentell untersucht hat. Da muss man nix aufbauen und nachmessen. Dank Maxwell sind die relevanten Zusammenhänge bekannt. Kann man natürlich aufbauen und nachmessen, dann wird man aber feststellen, dass sich das Ergebnis bei sauberer Arbeitsweise mit der Theorie deckt.
John P. schrieb: > Hier wurde das ganze mal nachgemessen: > > https://www.ultracad.com/articles/90deg.pdf Da steht nichts, was meinen Aussagen oben widerspricht: > The radiated emission measurements (up to 1.3 GHz.) Zu der Zeit hatten Desktop-PCs geringere Taktraten als heutige Mikrocontroller, das sollte man im Hinterkopf behalten. Natürlich war der Kreis der Leute, die das beachten mussten, damals geringer. Für den Röhrenamp tun es auch heute noch 90° Leitungen ;-)
georg schrieb: > Arno schrieb: >> Wird das aus den Löchern weggeätzte Kupfer aus dem Ätzbad in >> wirtschaftlich sinnvoller Weise zurückgewonnen? > > Z.B. Degussa nimmt gesättigte Ätzlösungen zur Kupferrückgewinnung an, > wenn wenigstens ein 800l-Tank angeliefert wird. Danke (auch den anderen Antwortern) - hätte nicht gedacht, dass der Kupfergehalt einen nennenswerten Unterschied macht (bzw. dass tatsächlich für gesättigte Ätzlösung Geld bezahlt wird - wenn mehr Kupfer weggeätzt wird, wird ja mehr Ätzlösung "verbraucht"). MfG, Arno
@John: Danke für den Link, zum Googeln war ich grad zu faul. 90° schrieb: > Zu der Zeit hatten Desktop-PCs geringere Taktraten als heutige > Mikrocontroller, das sollte man im Hinterkopf behalten. Wenn ich die technischen Beschreibungen richtig interpretiere, dann wird z.B. der PCIe-Bus aus LVDS aufgebaut. Schau dir mal an, wann das entwickelt wurde. Von den internen Taktfrequenzen von Mikrochips auf Leiterkartenlayouts zu schließen hat schon ein wenig von Birne vs. Apfel. Du kannst natürlich mit höheren Frequenzen hantieren wenn du Abstriche in der räumlichen Ausdehnung machst. Da liegt bei CPUs m.M.n. der größte Fortschritt: in immer geringeren Strukturgrößen, das wiederum erlaubt höhere Frequenzen. Aber du kannst gerne auch neuere Messungen liefern, es ist ja nicht so daß die Messtechnik auf dem Stand der 90er stehengeblieben ist. Und ich bin mir sicher, daß es da bestimmt ein Paper oder so etwas gibt, wo irgendwelche Höchstfrequenztechniker darüber gestolpert sind. 90° schrieb: > Ansonsten > haben 90° noch einige Nachteile. 45° oder runde Kanten bringen dabei > keine Nachteile mit sich, auch wenn man sie bzgl Reflexion nicht > braucht. Ok...und welche? Wie gesagt, ich hab mich damit auseinandergesetzt und bin immer neugierig. Der einzige andere Nachteil, der mir noch bekannt ist, sind Auswaschungen beim Ätzen der Platine. Ich habe mal bei einem bekannten deutschen Fertiger nachgefragt wie die das sehen. Das Ergebnis war: Ja, 90° sind nicht schön wg. Auswaschungen, aber auch erst bei Leiterbahnen 100µm und darunter. Ach, nein, bei Hochspannung vermeidet man Ecken auch tunlichst da diese zu Teilentladungen neigen was einem die Isolation mittelfristig zerstört. 90° schrieb: > Da muss man nix aufbauen und nachmessen. Dank Maxwell sind die > relevanten Zusammenhänge bekannt. Kann man natürlich aufbauen und > nachmessen, dann wird man aber feststellen, dass sich das Ergebnis bei > sauberer Arbeitsweise mit der Theorie deckt. Tja...kann man so sehen, ich persönlich bin von dieser Einstellung mittlerweile geheilt. Ich will hier nicht unbedingt von einer Diskrepanz zwischen Theorie und Praxis reden (die gibt es meiner Meinung nach nicht, wohl aber unzulässig stark vereinfachte Denkmodelle), es kommt halt aber oft genug vor daß etwas zwar theoretisch richtig vorrausgesagt wird, in der Praxis aber absolut keine Rolle spielt da die vorrausgesagt Wirkung in hoömopathischen Dosen auftritt.
Wühlhase schrieb: > in der Praxis aber absolut keine Rolle spielt da die vorrausgesagt > Wirkung in hoömopathischen Dosen auftritt. Homöopathisch würde ich nicht sagen, aber tatsächlich nur mit sehr sehr guten (und auch entsprechend teuren) Meßgeräten feststellbar. Das Problem ist aber nicht der eine Einzelfall an der einen Leitung. Der ist egal. Oder bei den Layouts der hier übliche Designs. In der Regel treten aber bei Highspeed-Designs Richtungswechsel nicht einzeln sondern immer im Rudel auf: * DDR-Rams mit >50 Leitungen. * Erweiterungsstecker >50 Leitungen. * Ein paar PHYs. * PCIe Lanes. * Ein paar Transceiver-Lines. * usw. Alle längenausgeglichen, jeweils mit dutzenden Kurven in den Mäandern. Wir sprechen also nicht von einem sondern von tausenden Richtungswechsel auf einem Print. Wie heißt es so schön: Kleinvieh macht auch Mist. Und dann noch in Verbindung mit einem besch*** Stromversorgungskonzept und an GND-Planes gespart merkst du das Ergebnis umgehend in der EMV-Halle. Mache wundern sich dann warum sich die Messwerte im gesamten Frequenzspektrum der Grenzlinie nähern (oder sogar überschreiten), und nicht wie erhofft nur einzelne Spitzen. Eine grundlegende Regel bei Highspeed-Designs: Jede vermeidbare Störstelle ist grundsätzlich auch zu vermeiden. Aber eigentlich sollte diese Regel auch bei allen Designs angewandt werden die sich um ARMs & Co drehen... Aber warum ich eigentlich schreibe. Wenn ich das lese: > Echte Gründe dafür fallen mir nicht ein. Manchmal heißt es, daß man damit > Reflexionen unterdrücken will, aber das ist Unsinn. tut das schlicht und einfach weh, weil es in dieser generellen Formulierung schlicht und einfach falsch und irreführend ist. Und nur am Rande erwähnt: Bei Designs >5Ghz werden ja sogar die 45° Kurven durch Kurven abgelöst. Auch Unsinn? 90° tuns auch? Ich für meinen Teil werde jedenfalls nicht deinem Rat, sondern dem unseres Physikers mit den teuren Meßgeräten folgen ;)
Andi schrieb: > Jede vermeidbare Störstelle ist grundsätzlich auch zu vermeiden. Genau das denke ich auch. In der Theorie (egal ob praktisch bewiesen oder nicht) sind 90° schlechter als 45 und abgerundet ist noch besser. Und das ganze kostet ja nichts. Die LP wird nicht teuerer oder billiger. Und moderne Layout tool's machen es den entwicklern auch einfacher.
@90°: Um dem 90er-PC-vs.µC-heute-Vergleich nochmal nachzutreten: Signale werden ja üblicherweise eben nicht nach ihrer Schaltfrequenz klassifiziert, sondern nach ihrer Schaltgeschwindigkeit (=Flankenanstiegszeit). Im Link, den John gepostet hat, haben die das mit 17ps-Puls (siebzehn Picosekunden) getestet. Das dürfte noch deutlich unterhalb dessen liegen, was auch schnelle Bauteile, die heute verwendet werden, zu bieten haben. Der Versuch ist nicht annähernd so veraltet, wie es dein PC-Mikrocontroller-Vergleich nahelegt. @Andi: Ratschläge will ich dir hier auch nicht geben da ich der Meinung bin daß ein Entwickler wissen sollte was er tut. Daher, wenn du so einen Kollegen auf Arbeit hast dann frag ihn doch bitte mal, ob er einen Plot hat wo sich ein 90°-Knick auf einer Leiterbahn bemerkbar macht. Auch wenn es nur sehr wenig ist. Es würde mich wirklich interessieren ob das, was ich bisher an handfestem Material dazu gefunden habe, tatsächlich so daneben lag.
Wühlhase schrieb: > Wenn ich die technischen Beschreibungen richtig interpretiere, dann wird > z.B. der PCIe-Bus aus LVDS aufgebaut. Schau dir mal an, wann das > entwickelt wurde. Ja, damals mit anderen Taktraten als heute. Du kannst dir ja mal Design Guidelines zu PCIe ansehen, dort wirst du in der Regel einen Punkt zu 90°-Leitungen finden. Zumindest ist das bei dem ersten Ergebnis bei Google (von TI) so. Wühlhase schrieb: > Aber du kannst gerne auch neuere Messungen liefern, es ist ja nicht so > daß die Messtechnik auf dem Stand der 90er stehengeblieben ist. Und ich > bin mir sicher, daß es da bestimmt ein Paper oder so etwas gibt, wo > irgendwelche Höchstfrequenztechniker darüber gestolpert sind. Ich habe oben schon Plots verlinkt. Du erwartest von mir, dass ich für dich Aufbauten und Messungen vornehme, bleibst aber selbst jeden Beweis schuldig. Zeig doch selbst mal ein Paper/Messung/etc und zwar nicht Sachen aus den 90ern mit 1GHz Sinus.
90° schrieb: > Ja, damals mit anderen Taktraten als heute. ...und trotzdem mit gleicher/ähnlicher/oder gar höherer Flankensteilheit, um die es letztendlich geht, du kannst das ja mal in eine Frequenz umrechnen. Die Schaltfrequenz selber ist da weitgehend uninteressant. Als Intel Ende der 90er die erste 1GHz-CPU auf den Markt brachte, waren solche und weitaus höhere Frequenzen nebst entsprechenden Beobachtungen anderswo durchaus schon länger gängig. 90° schrieb: > Ich habe oben schon Plots verlinkt. Du erwartest von mir, dass ich für > dich Aufbauten und Messungen vornehme, bleibst aber selbst jeden Beweis > schuldig. Zeig doch selbst mal ein Paper/Messung/etc und zwar nicht > Sachen aus den 90ern mit 1GHz Sinus. Oh, Flucht? Ich hab leider keine geeigneten Meßmittel dazu, sonst hätte ich das schon längst selber nachgemessen und hier reingestellt. Und den Plot, den du da verlinkt hast, stammt nicht aus einer Messung. Sondern aus einer Simulation. Mit ideal glatten und geraden Leitern und ich vermute, schön homogenem ε_R. Nichts davon hast du in deiner Leiterkarte. Und noch was speziell zur Simulation in deinem Link: Die simulierte Leiterbahn ist 1,1mm breit. Das ist einerseits nicht mehr dünn im Vergleich zur Wellenlänge (knapp 4mm bei 25GHz) und ich bin mir ziemlich sicher, daß die Ergebnisse wieder ganz anders aussehen, wenn man die Simulation mit gebräuchlicheren Leiterbahnbreiten durchführt. Das ist natürlich kein Argument für/gegen 90°/45° an und für sich, dennoch: es gibt nicht allzuviele ICs, die du mit solchen Leiterbahnbreiten irgendwo in einem Layout unterbringen kannst. Da hast du selbst bei großen BGAs schon verloren. Was ich an deinem Link jedoch wirklich fragwürdig finde: > Time for another Microwaves101 Rule of Thumb! Meines Erachtens sind Platinenlayouts stets Einzelfallbetrachtungen. Von allgemeingültige Regeln halte ich so richtig nichts. Aber ich hab was anderes für dich, es ist ja nicht so daß die 45/90-Diskussion erst in den letzten Jahren losging: Lee Ritchey: > If one closely examines a right angle bend, it can be determined that for > a very short distance the effective width of the trace is wider. However, > for such a short distance there is no detectable change in either Co or > Lo, the two variables that have to be affected in order for a reflection > to occur. So where did this rule come from? Over a long period of time, I > have investigated this question, and I have determined that the rule > arose as a result of one particular figure (Figure 7-17) appearing on one > particular page (page 144), of the Motorola ECL Systems Handbook that was > published in 1973. This figure shows two traces, side-by-side, one with > two right angle bends and the other with those bends rounded. Below that > picture are two oscilloscope traces. The trace for the right angle bend > example has two small dips in the middle of it while the trace for the > rounded corners has none. This suggests that right angle bends cause a > problem. Backing up to page 140 of the same handbook, Figure 7-14 shows a > trace with two right angle bends and no disturbance at all from either > one of the bends. Seems like a conflict. I called the author to question > this and was told that Figure 7-17 was flawed and should not have been > published! So, for all this time, engineers have been preventing the use > of right angle bends based on flawed data. (Note: The Motorola ECL > Systems Handbook is available as a PDF file from On Semiconductor at > www.onsemi.com. Soviel zum Thema veraltete Messungen. ;)
Wühlhase schrieb: > 90° schrieb: >> Ja, damals mit anderen Taktraten als heute. > > ...und trotzdem mit gleicher/ähnlicher/oder gar höherer > Flankensteilheit, Woher nimmst du die Aussage? Ich würde das sehr deutlich anzweifeln. Gerade wenn man ein langsames System hat, ist es sinvoll, nicht das Maximum an Flankensteilheit rauszukitzeln, Stichwort EMV > Die Schaltfrequenz selber ist da weitgehend > uninteressant. Nö. Aus der Schaltfrequenz folgt direkt, in welchem Zeitraum ein Wechsel zwischen den Zuständen erfolgen muss, bevor es zu Bitfehlern kommt. Schau dir mal ein Augendiagramm an, dann sollte klar werden, warum du bei höheren Taktraten auch höhere Flankensteilheiten benötigst. > brachte, waren solche und weitaus höhere Frequenzen nebst entsprechenden > Beobachtungen anderswo durchaus schon länger gängig. Was tut das zur Sache? Es geht nicht um 199x, sondern um heute. PCIe hat etwa 4GB/s. Jetzt kannst du dir überlegen, welche Frequenzen da auftreten und was dir Aussagen bei 1GHz weiterhelfen. > Oh, Flucht? Ich hab leider keine geeigneten Meßmittel dazu, sonst hätte > ich das schon längst selber nachgemessen und hier reingestellt. Und den > Plot, den du da verlinkt hast, stammt nicht aus einer Messung. Sondern > aus einer Simulation. Mit ideal glatten und geraden Leitern und ich > vermute, schön homogenem ε_R. Nichts davon hast du in deiner > Leiterkarte. Ich finde es schön, dass du einerseits anzweifelst, dass es zu Reflexionen kommt, andererseits möchtest du jetzt Oberflächenrauhigkeit mit einbeziehen. Ja, das spielt eine gewisse Rolle, da kannst du dir anhand der Skintiefe im Vergleich zur Oberflächenrauhigkeit überlegen, ab wann man das einbeziehen muss. Die Oberflächenbehandlung (Kupfer, HAL, ENIG) spielt da auch eine entscheidende, wenn nicht größere Rolle. Wenn wir es jetzt ganz genau nehmen wollen, müssen wir uns auch überlegen, ob die Leiterbahn parallel zu den Fasern im FR4 verläuft, etc. All das ändert aber nichts an der Reflexion. Ebenso lassen sich all diese Effekte bei der Simulation berücksichtigen. Ich bin übrigens regelmäßig erstaunt, wie gut die Simulation zur Messung passt. Und das bei deutlich komplexeren Anordnungen bei höheren Frequenzen. > Vergleich zur Wellenlänge (knapp 4mm bei 25GHz) Bitte noch mal nachrechnen. Selbst bei der Freiraumwellenlänge kommt das nicht hin, wenn man epsiolon_eff berücksichtigt noch weniger ;) > Simulation mit gebräuchlicheren Leiterbahnbreiten durchführt. Da stellt sich die Frage, was gebräuchlich ist. Aber ja, für kleinere Lagenabstände (und damit kleinere Leiterbahnbreiten), wie etwa bei Mainboards üblich, würde ich da auch eine Entschärfung erwarten. > Meines Erachtens sind Platinenlayouts stets Einzelfallbetrachtungen. Von > allgemeingültige Regeln halte ich so richtig nichts. Das ist eigentlih der Punkt, den ich die ganze Zeit versuche rüberzubringen. Für RF-Leitungen hast du mir ja bezüglich 90°-Ecken sogar schon Recht gegeben ;) Was die LED-Blinkschaltung angeht, sind wir sicher acuh gleicher Meinung. Nur irgendwo dazwischen kommen wir anscheinend noch nicht zusammen. > Lee Ritchey: > [...] > Soviel zum Thema veraltete Messungen. ;) Ja, das ist mir bekannt. Aber ein fehlerhafter Plot ist noch lange kein Beweis dafür, dass das Gegenteil richtig ist. Wie gesagt, Theorie und Praxis zeigen, dass es zu Reflexionen kommt, was du abstreitest. Ob man mal falsch gelegen hat oder nicht ändert nix an der Physik ;)
90° schrieb: > Wühlhase schrieb: >> 90° schrieb: >>> Ja, damals mit anderen Taktraten als heute. >> >> ...und trotzdem mit gleicher/ähnlicher/oder gar höherer >> Flankensteilheit, > > Woher nimmst du die Aussage? Ich würde das sehr deutlich anzweifeln. > Gerade wenn man ein langsames System hat, ist es sinvoll, nicht das > Maximum an Flankensteilheit rauszukitzeln, Stichwort EMV Naja, manchmal hat ältere Fachliteratur auch den Vorteil, mit den damals aktuellen Daten zu arbeiten. An einigen Stellen hat Ritchey ein paar Tabellen mit (damals) gebräuchlichen Werten hinterlassen. Die Daten z.B. für LVDS stimmen mit denen des AD-Wandlers, den ich letzte Woche verbaut habe und auch über LVDS angebunden wird, bestens überein. Ich gebe dir Recht, es macht keinen Sinn bei niedrigen Frequenzen das Maximum an Flankensteilheit haben zu wollen. Manche ICs geben das halt aber so vor, z.B. LT9006 vs. LT9011. Die wollen dann entsprechend geroutet werden, auch wenn sie nur mit 100MHz oder so getaktet sind. Ich habe das "die Schaltfrequenz ist weitgehend uninteressant" übrigens nur auf die Betrachtung von Reflexionen bezogen. Das mit dem Augendiagramm ist eine andere Baustelle. 90° schrieb: > Ich finde es schön, dass du einerseits anzweifelst, dass es zu > Reflexionen kommt, andererseits möchtest du jetzt Oberflächenrauhigkeit > mit einbeziehen. Nun, meine Aussage war nicht "Reflexionen treten in der Theorie nicht auf", ich hab in meinem ersten Post allerdings auf die Frage geantwortet warum es auf einer Leiterkarte manchmal so seltsame Strukturen gibt. Für eine ernsthafte Fachdiskussion (wie jetzt) taugt das natürlich nicht. Mein Punkt war "Da hat jemand nachgemessen und festgestellt, daß die Reflexionen an 90°-Knicken nicht mehr im messbaren Bereich liegen". Und die Folgerung daraus, daß 90°-Knicke auf Leiterkarten eben nicht unter allen Umständen vermieden werden müssen. Den ganzen anderen Kram (Oberflächenrauhigkeit, Faserverlauf, ...) hab ich eingeworfen, daß diese in der realen Messung ja eingeflossen sind. Die ideale Simulation aber ohne diese auskam. Mir geht es ja auch nicht darum, 45°-Winkel auszurotten oder so. Aber andersrum: wenn 90°-Winkel nicht so schlecht sind wie gemeinhin nachgesagt wird (die Messung legt das ja nahe) sollte man nicht unnötig dogmatisch auf sie verzichten. An manchen Stellen sind diese deutlich praktischer zum Routen als 45° oder Kreisbögen. 90° schrieb: >> Vergleich zur Wellenlänge (knapp 4mm bei 25GHz) > Bitte noch mal nachrechnen. Selbst bei der Freiraumwellenlänge kommt > das nicht hin, wenn man epsiolon_eff berücksichtigt noch weniger ;) Wieso...? Ausbreitungsgeschwindigkeit (ε_R hab ich berücksichigt) durch die Frequenz...was berechnest du denn da? (Wobei ich Irrtum aufgrund falschem Fachterminus nicht ausschließen will, das meiste hab ich aus englischer Literatur.) 90° schrieb: > Für RF-Leitungen hast du mir ja bezüglich 90°-Ecken > sogar schon Recht gegeben ;) Was die LED-Blinkschaltung angeht, sind > wir sicher acuh gleicher Meinung. Na, und das ist doch schonmal was. :) 90° schrieb: > Nur irgendwo dazwischen kommen wir > anscheinend noch nicht zusammen. Ich sag mal so: Irgendwo in diesem Forum geistert sicherlich noch der ein oder andere Post von mir herum, wo ich auch meinte daß 90°-Winkel zu Reflexionen führen und daher vermieden werden sollten. Und irgendwann danach hab ich von diesen Messungen erfahren und das mal überdacht. Tja, und heute stehen wir hier...
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.