Forum: Platinen [KiCad] Clearance Track to Via


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Mampf F. (mampf) Benutzerseite


Bewertung
0 lesenswert
nicht lesenswert
Guten Morgen,

bei einem Layout, das recht eng gepackt ist, musste ich teilweise mit 
dem Minimum dessen, was der Platinenhersteller kann, routen.

Er hatte mich dann benachrichtigt, dass die Clearance zwischen Via / 
(THT-)Pad zu klein ist.

Der Hersteller kann 3,5mil Tracks und Clearance zwischen Tracks, aber 
5mil zwischen Tracks und Vias / (THT-)Pads.

In KiCad hab ich keine Einstellung für den DRC gefunden, der 
Track-To-Vias gesondert von Track-To-Track prüfen würde.

Kann das KiCad nicht?

Viele Grüße,
Mampf

von Dimpfelmoser (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Mampf F. schrieb:
> bei einem Layout, das recht eng gepackt ist, musste ich teilweise mit
> dem Minimum dessen, was der Platinenhersteller kann, routen.

Wieso tust du dir diesen Stress an?
Nachdem das nicht nach Bastelei aussieht, würde ich da 2 Layer 
zusätzlich spendieren. (Es sei denn du gehörst zu den Geiz-geilen ;-)

Unabhängig davon würde ich NIE an die Grenzen dessen gehen was der 
Fertiger erlauben würden.

von Mampf F. (mampf) Benutzerseite


Bewertung
0 lesenswert
nicht lesenswert
Dimpfelmoser schrieb:
> Mampf F. schrieb:
>> bei einem Layout, das recht eng gepackt ist, musste ich teilweise mit
>> dem Minimum dessen, was der Platinenhersteller kann, routen.
>
> Wieso tust du dir diesen Stress an?
> Nachdem das nicht nach Bastelei aussieht, würde ich da 2 Layer
> zusätzlich spendieren. (Es sei denn du gehörst zu den Geiz-geilen ;-)

Es sind schon 4 Layer^^

> Unabhängig davon würde ich NIE an die Grenzen dessen gehen was der
> Fertiger erlauben würden.

Wieso? Wenn der Fertiger seine eigenen Specs nicht im Griff hat, werden 
die Platinen beim E-Test failen und er macht neue, oder nicht? :-)

von Dimpfelmoser (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Mampf F. schrieb:
> Wieso? Wenn der Fertiger seine eigenen Specs nicht im Griff hat, werden
> die Platinen beim E-Test failen und er macht neue, oder nicht? :-)

Du magst recht haben, wenns aber dumm kommt wartest du halt noch ne 
Woche!
Und wenns noch dümmer kommt und du hast beim Chinesen gordert dann 
kommst du beim Zoll zusätzlich noch ein 2. Mal zum Handkuss :-(

Das sind in deinem Fall 6 Lagen zu nehmen, (aus meiner Sicht) die 
bessere Entscheidung.

von Zero V. (gnd)


Bewertung
0 lesenswert
nicht lesenswert
Sobald der Fertiger in der Serie merkt dass es zuviel Ausschuss gibt, 
dann hat er kein Bock mehr und schiclt dicj in die Wüste oder die 
Preise/Lieferzeiten explodieren.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.