Forum: Platinen D2PAK und uC auf der gleichen Platine?


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Bauform B. (bauformb)


Bewertung
-2 lesenswert
nicht lesenswert
guten Abend!

Eine Europa-Karte mit 4 LQFP-Gehäusen mit 0.5mm Pitch, 0.2mm 
Leiterbahnen und 0805-Bauteilen ist ja ziemlich problemlos. Jetzt kämen 
aber 2 MOSFET im D2PAK dazu und ich hab' mal gelesen, dass so 
unterschiedliche Strukturgrößen nebeneinander "nicht gehen". Aber mir 
fällt kein echtes Problem ein.

 - man kann nicht optimal ätzen. Ja. Aber muss man die breiten Bahnen 
berücksichtigen? Die werden eben ungenauer, na und?
 - Schablone und Paste sind trotzdem trivial, weil man für die D2PAK 
sowieso ein Dutzend kleine Öffnungen braucht
 - bleibt das Reflow-Profil. Brauchen D2PAK etwa soviel länger, dass die 
Kleinteile das nicht vertragen?
Was übersehe ich da?

von Base64 U. (6964fcd710b8d77)


Bewertung
2 lesenswert
nicht lesenswert
sicher geht das...

von Wühlhase (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Ich würde sagen, daß kommt immer noch drauf an.

Z.B. auf das Lötverfahren. Reflow braucht etwas mehr Zeit bis alles heiß 
ist als z.B. Dampf.

Oder Temperaturausdehnung. Wenn im DPAK ein einfacher Linearregler sitzt 
der nur 0,5W verbraten muß ist das was anderes als wenn er kurz vor 
P_tot ist. Wobei dann noch zu klären ist wohin die Wärme geht.

Oder wie lange das halten soll und welchen mechanischen Belastungen ist 
das ausgesetzt. Ein Prototyp im Labor oder 10.000 Stück im KfZ?

Das ist aber alles Einzelfallkram, nicht pauschal zu beantworten. Ein 
Grund, warum das nicht gehen sollte, fällt mir jedenfalls auch nicht 
einen DPAK-Linearregler hab ich schon sehr dicht an 0603-Kondensatoren 
und anderen Kleinkram gebaut, das war zumindest bei mir noch nie ein 
Problem.

von Andre (Gast)


Bewertung
2 lesenswert
nicht lesenswert
Ich hab schon 0402, Controller im QFN und nebenan D2Pak Schaltregler 
inkl riesiger Spule auf eine Platine gebracht. Ging absolut problemlos 
und ich hatte keinen optimalen Reflow Ofen.
Wie man das anfertigt ist IMHO Problem vom Fertiger, ich hatte aber noch 
nicht mal Beschwerden wenn ich 8mil Bahnen durchs Hochstrom-Layout 
gelegt hab.

von Bauform B. (bauformb)


Bewertung
0 lesenswert
nicht lesenswert
Wühlhase schrieb:
> Oder Temperaturausdehnung. Wenn im DPAK ein einfacher Linearregler sitzt
> der nur 0,5W verbraten muß ist das was anderes als wenn er kurz vor
> P_tot ist.
>
> Oder wie lange das halten soll und welchen mechanischen Belastungen ist
> das ausgesetzt. Ein Prototyp im Labor oder 10.000 Stück im KfZ?

Interessant, das könnte auch ohne Verlustleistung ein Problem geben, 
rein durch die Umgebungstemperatur. Andererseits ist DPAK ja ein sehr 
beliebtes Gehäuse und wird wohl meistens auf FR4 gelötet.

Wühlhase schrieb:
> einen DPAK-Linearregler hab ich schon sehr dicht an 0603-Kondensatoren
> und anderen Kleinkram gebaut, das war zumindest bei mir noch nie ein
> Problem.

Andre schrieb:
> Ich hab schon 0402, Controller im QFN und nebenan D2Pak Schaltregler
> inkl riesiger Spule auf eine Platine gebracht. Ging absolut problemlos
> und ich hatte keinen optimalen Reflow Ofen.

Ermutigend, danke.

Andre schrieb:
> Wie man das anfertigt ist IMHO Problem vom Fertiger

Naja, ich muss ihm ja nicht absichtlich Steine in den Weg legen. Ich 
kenn da einen, für den ist alles kein Problem wenn man fragt und er sagt 
auch nichts, egal, wie viel das extra kostet ;)

Jetzt ist mir auch wieder eingefallen, welcher Kollege da mal ein 
Problem hatte. Aber ich dachte, ich hätte auch was gelesen...

von Wühlhase (Gast)


Bewertung
2 lesenswert
nicht lesenswert
Aha...und wenn du jetzt noch näher beschreiben würdest was dein Kollege 
mal für ein Problem hatte, haben alle anderen auch was davon.

von Bauform B. (bauformb)


Bewertung
0 lesenswert
nicht lesenswert
Am Montag werde ich ihn verhören.

von Hermann K. (r2d2)


Bewertung
2 lesenswert
nicht lesenswert
Bauform B. schrieb:
> Jetzt kämen
> aber 2 MOSFET im D2PAK dazu und ich hab' mal gelesen, dass so
> unterschiedliche Strukturgrößen nebeneinander "nicht gehen". Aber mir
> fällt kein echtes Problem ein.

Hast du da vielleicht was verwechselt? Stark unterschiedliche 
Strukturgrößen auf einem IC sind wohl ein Problem.

von Nico26plus1 (Gast)


Bewertung
1 lesenswert
nicht lesenswert
Kann mir vorstellen, dass wenn man die großen Klötze einsetzt, man auch 
gern die Kupferdicke erhöhen würde. Aber dem sind halt dann durch die 
kleineren Teile Grenzen gesetzt...

von Bauform B. (bauformb)


Bewertung
0 lesenswert
nicht lesenswert
Nico26plus1 schrieb:
> Kann mir vorstellen, dass wenn man die großen Klötze einsetzt, man auch
> gern die Kupferdicke erhöhen würde. Aber dem sind halt dann durch die
> kleineren Teile Grenzen gesetzt...

Das war's, genau das Problem hatte mein Kollege damals. Auf seiner 
Platine hat z.B. eine Spule Langlöcher 2.6x9mm für die Pins :) Soviel 
Strom brauche ich dann doch nicht, deshalb reichen mir 35u.

von georg (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Bauform B. schrieb:
> genau das Problem hatte mein Kollege damals

Allerdings ist das Problem lösbar, aber das kostet Geld. Die Kombination 
von Steuerelektronik und Leistungs/Hochstromteilen auf einer Platine ist 
durchaus üblich, nur eben nicht mit einfachen DK-Leiterplatten. Eine 
unter mehreren Möglichkeiten ist die Verwendung dickerer Kupferschichten 
nur im Leistungsteil.

Georg

von Christian B. (luckyfu)


Bewertung
1 lesenswert
nicht lesenswert
georg schrieb:
> Eine
> unter mehreren Möglichkeiten ist die Verwendung dickerer Kupferschichten
> nur im Leistungsteil.

Aber auch bei den mir bekannten Technologien dieser Art (Wirelaid 
(einige Hersteller, u.a. Würth, KSG (vormals Häusermann)) oder Iceberg 
(mir nur von KSG bekannt)) ist das Basiskupfer der Lage mindestens 70µm. 
Das wird hier nichts bringen. (Denn 70µm reicht vermutlich als 
Kaschierung bereits aus, man gewinnt also Line / Space technisch nichts 
dadurch, eine derartige Sondertechnologie zu fahren)
Was man sich jedoch überlegen kann, ist: die Innenlagen mit 70µm 
auszuführen und dann das Bauteil mit möglichst vielen, vernünftig 
platzierten Thermal Vias anzubinden. Das impliziert allerdings ein gutes 
Vorheizen der Platine, d.h. der Bestücker sollte Kenntnis von diesem 
Lagenaufbau haben um unnötige Nacharbeit zu vermeiden. Wenn man hierfür 
Stromversorgungslagen nutzt spielt das Line Space auch eher keine Rolle. 
Auf Impedanzen hat die Dicke der Masselagen ebenfalls keinen Einfluss.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.