Multiplizierer sind auf einem FPGA ja relativ aufwändig. In einem Mikrocontroller nehmen sie ja eine relativ große Fläche des Siliziums ein ( leider habe ich kein Bild davon ). Wie viele Gatter/Transistoren braucht ein 8x8 Multiplizierer auf einem FPGA?
Hier habe ich ein Photo des Atmega8 gefunden. Wäre interessant, welcher Teil davon der Multiplizierer ist.
Lässt sich pauschal nicht beantworten. ASIC ist anders als FPGA, jede FPGA Serie ist anders, soll er schnell multiplizieren oder wenig Fläche verbrauchen (Kosten), usw. https://books.google.de/books?id=xnQyVBB1tVQC&pg=PA297&lpg=PA297&dq=8x8+multiplier+fpga&source=bl&ots=DEEo2JPvRw&sig=ACfU3U3l-TSCquc0behKxykr-ejDGyhtKQ&hl=de&sa=X&ved=2ahUKEwi_i6P5wr3hAhVDZlAKHeEqBCsQ6AEwCHoECAYQAQ#v=onepage&q=8x8%20multiplier%20fpga&f=false Ich hoffe der Link zu den Buch funktioniert. Kapitel 2.3.1 gibt ein Gefühl, wie unterschiedlich das aussehen kann. In der Tabelle sind einige Beispiele aufgeführt. In dem Chipfoto wirst du den Multiplier nicht ausmachen können. Das hängt mit dem Entwurf zusammen. Der Mikrocontroller wird mit HDL in verschiedenen Blöcken (ALU, Multiplier, Register, ...) beschrieben. Danach geht es in Tools, die die Beschreibung auf die Zielhardware unter diversen Vorgaben umsetzen. Da ist einer der ersten Schritte, die Logik der ganzen Blöcke in einem großen Block zusammen zu fassen. Das gibt mehr Spielraum beim optimieren und Layout. Damit sind die Logikgatter der verschiedenen Blöcke aber wild durcheinander gemischt. Logikgatter sind in den großen, dunklen Bereich, der keine richtige Struktur hat.
Schau dir mal auf folgender Seite https://zeptobars.com/en/read/Altera-Cyclone-EP1C3 den Cyclone EP1C3 an, insbes. das untere Foto. Der Baustein hat zwar keine Multiplier, dafür aber interne SRAM-Zellen (sog. BlockRAMs etc.), zu sehen als schwarze Blöcke. Bei nachfolgenden Generationen sind die in Etwa so gross wie die eingebauten Multiplier (18x18er bzw. 2x 9x9er). Damit kannst du eine grobe Grössenordnung ableiten.
Danke für eure Antworten. Die Attiny's haben im Vergleich zu den Atmegas keinen Single-Cylcle Mutiplizierer. Ich vermute mute mal, das liegt an den Kosten für die Chipfläche. Wahrscheinlich spielt das auch eher nur bei kleinen Chips eine Rolle. Sigi >Der Baustein hat zwar keine Multiplier, dafür >aber interne SRAM-Zellen Die Speicherblöcke sind auch auf dem Atmega-Silizium gut zu erkennen.
Fridolin schrieb: > Single-Cylcle Mutiplizierer. Kommt drauf an, wie lange ein Zyklus ist. Jeder in fabric gebaut MUL kann dann schnell genug sein.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.