Hallo zusammen,
seit ich letztens eine kleine Präsentation bekommen habe, was FPGAs
alles können, möchte ich mich jetzt auch mal in die ganze Materie
einarbeiten. Also habe ich mir ein Lattice MachXO3L Starter Kit zugelegt
und schon einfache, statische Logikschaltungen erfolgreich
synthetisieren lassen. Wo ich nun scheitere, sind getaktete Logiken :-(.
Momentan zeichne ich mir meine Logikschaltungen (Beispiel angehängt) und
passe dann die Ein- und Ausgänge in der Spreadsheet-Ansicht an, was
bisher auch funktioniert. Allerdings kann ich keinen Takt auf das Netz
"Clock" legen, hier bekomme ich in der Output-Konsole nur die zwei
Fehler
1 | ERROR - Clock matches no clock nets in the design.
|
2 | ERROR - Clock matches no nets in the design.
|
Meine .lpf-Datei enthält folgende zwei Zeilen, um den Takt zu erzeugen:
1 | FREQUENCY NET "Clock" 100.000000 MHz ;
|
2 | USE PRIMARY PURE NET "Clock" QUADRANT_BL QUADRANT_BR QUADRANT_TL QUADRANT_TR ;
|
Irgendwo habe ich hier einen offensichtlichen Denkfehler, doch ich komme
auch nach Lesen des "MachXO3sysCLOCKPLLDesignandUsageGuideEB95.pdf"
einfach nicht weiter :-?.
Hat einer der Profis einen Tipp für mich?
MfG,
Stephan (der jetzt erstmal eine Runde frische Luft holen geht)