Hallo zusammen, ich möchte demnächst meine erste 4-Layer PCB routen. Zwei-Layer habe ich schon einige Designs um Atmel AVRs herum designed, die gut "funktionieren" (habe allerdings auch keine EMV-Messung davon). Deshalb hätte ich ein paar theoretische Fragen und gebe einen kurzen Überblick über die Gründe meiner Designentscheidungen: Warum 4-Layer: Insbesondere um mir das Routen zu vereinfachen. Ich will mit dem vielen Zeug auf der PCB schnell vorankommen und nehme den Mehrpreis dafür diesmal in Kauf. Hoffe mir damit das Kopfzerbrechen zu sparen, wie ich die Versorgung vorbildlich auf einer der Signallagen verteile, was selten gut geht. Ungefähre Schaltung und Signale, die auf der PCB geführt werden sollen: - Versorgung mit einer TI SimpleSwitcher SMPS. FET integriert, Spule extern - Atmel AT SAMC21 @ 48MHz mit ext. Crystal dicht am IC - CAN HS @ 125 kb/s - ADXL312, angebunden per SPI - MicroSD karte per SPI - SIMcom SIM7500E (GSM, LTE, GPS) - SIM-Sockel Ich werde einige verschiedene Versorgungsspannungen brauchen: - 9..20V (Supply => SMPS auf 5V0) - 5V0 (MCU) - 3V3 (SD) - 3V3 (ADXL312) - 3V8 (SIM7500) - 1V8 (SIM7500 I/O) - 5V0 (CAN Transceiver) Die verschiedenen 3V3 möchte ich generieren, weil ich die einzeln abschalten möchte. Statt einzelne Highside-Driver ICs zu verbauen und am Ende an der Last keine echten 3V3 zu haben, kann ich auch einfach Point of Load LDOs mit Enable benutzen. Mein angestrebter Layer Stackup wäre ganz klassisch (Bestückung nur auf TOP): - Signal (TOP) - GND - Power - Signal (BOT) RF-Stecker würde ich, um es mir diesbezüglich einfach zu machen, direkt neben das SIM7500E setzen, um die RF-Signale nicht unnötig auf der PCB spazieren zu fahren. Meine Frage bezieht sich nun überwiegend auf die Power- und GND-Planes: 1) Ich würde intuitiv die Power Plane in (möglichst große und wenig verschlungene) Domänen für die verschiedenen Spannungen aufteilen. Die 5V0 aus der SMPS würde ich aus der Mitte her verlegen, um sternförmig zu verteilen. Dann jeweils einen Point of Load LDO und einen Levelshifter auf die Grenze zwischen 5V0 und der jeweils lokalen VCC für die Domäne. Ist das so empfehlenswert? 2) Falls ihr auf 1) mit Ja antwortet, stellt sich die Frage, wie ich mit der GND Plane verfahren soll. Soll ich diese dann an denselben Stellen wie die Power Plane auftrennen und genau am LDO zusammenführen, um "Hin- und Rückweg" der Ströme über denselben Weg zu führen und die Schleifen klein zu halten? Oder wiegt es höher, eine durchgehende, induktionsarme (?) GND Plane zu haben? Ggf. vielleicht die beiden Ideen kombinieren und versuchen, den LDO auf die Luftlinie der Versorgung zu legen? Oder gibt es bessere Vorgehensweisen? Oder ist das ganze overengineered und einfach völlig egal? Würde mich über erfahrene Meinungen freuen - unter Euch sind doch bestimmt Leute, die schon die eine oder andere EMV-Messung verschiedener Designs gesehen haben... Gruß Thomas
:
Verschoben durch Moderator
Moin, Das hoert sich ja nicht wirklich nach Hispeed(DDR-RAM, HDMI, S-ATA, USB,...) oder Highpower an. Also eher unkritisch. Mach einen durchgehenden GND-Layer. Achte beim Schaltwandler drauf, wie die Stroeme auf Eingangs/Ausgangs/Regelungsseite fliessen. Vielleicht noch Daempfungswiderstaende in die SPICLK Leitungen. Guck', dass die LDOs ihre Waerme irgendwie wegkriegen. Gruss WK
Thomas S. schrieb: > Die verschiedenen 3V3 möchte ich generieren, weil ich die einzeln > abschalten möchte. Das ist in der Regel keine gute Idee. Viele ICs mögen es nicht, wenn an IO-Pins Spannung anliegt, während VCC = 0V ist. Besser ist es, diese ICs in den Power-Down Mode zu setzen. Bei GND empfiehlt es sich, Inseln für die einzelnen Funktionsgruppen zu erstellen, die dann über eine Leitung verbunden sind, z.B. Schaltregler (PGND), CPU (DGND), analog (AGND). In Altium macht man die Verbindungen mittels Net-Tie. https://altiumpcbdesigner.blogspot.com/2012/05/net-ties-how-to.html
Jeder hat hier seine eigene Meinung, was auch gut ist. Daher nur was ich tun würde (ohne Diskussion) Du hast viele Versorgungsspannungen daher macht eine Plane keine Sinn, ich würde eine Signallage nehmen. Route die Versorgungsspannungen und füll den Rest mit einem GND Polygon. (Für GND würde ich auch eine Signallage nehmen, Polygone lassen sich besser einstellen. PS: Planes werden negativ dargestellt und waren ursprünglich zur Datenreduktion, was heute unbedeutend ist). Wie gesagt Lage 2 würde keine GND Plane nehmen sondern Signallage mit GND Polygon - möglichst durchgängig, nicht trennen. Der Rückstrom möchte immer beim Hinstrom fließen, von daher macht eine Auftrennung keinen Sinn. Peters Empfehlung GND nach Funktionsgruppen zu trennen ist gut aber schwierig und wenn man es nicht richtig hinbekommt - große Probleme. Ich finde eine durchgängige GND Fläche für ein bisschen schlechter (meist unbedeutend, wenn schön aufgeräumt) birgt aber viel weniger Gefahr für Probleme. (Fürs Auftrennen braucht man Hirnschmalz)
Danke für Eure Antworten. Zuerst das wichtige: Peter D. schrieb: > Bei GND empfiehlt es sich, Inseln für die einzelnen Funktionsgruppen zu > erstellen, die dann über eine Leitung verbunden sind, z.B. Schaltregler > (PGND), CPU (DGND), analog (AGND). Dergute W. schrieb: > Mach einen durchgehenden GND-Layer. Hier gehen die Meinungen anscheinend auseinander. Lässt sich für mich und für Mitleser mit ähnlichen Problemen Pro und Contra für GND-Inseln aufstellen? Beide Vorgehensweisen haben vielleicht ihre Daseinsberechtigung? Zu Euren weiteren Anmerkungen: Dergute W. schrieb: > Das hoert sich ja nicht wirklich nach Hispeed(DDR-RAM, HDMI, S-ATA, > USB,...) oder Highpower an. Also eher unkritisch. Richtig. Keine Highspeed-Signale. > Achte beim Schaltwandler drauf, wie die Stroeme auf > Eingangs/Ausgangs/Regelungsseite fliessen. Du meinst damit das Layout der Schaltwandler-Sektion selbst? Dafür macht TI im Datenblatt einen Vorschlag, den ich übernehmen würde. > Vielleicht noch Daempfungswiderstaende in die SPICLK Leitungen. Gerade der SPI zur SD-Karte hat bereits Widerstände in der ESD-Protection (ist eine PI-Anordnung aus Transil-R-Transil). > Guck', dass die LDOs ihre Waerme irgendwie wegkriegen. Das Datenblatt schlägt eine GND-Insel auf einer Außenlage vor. So würde ich es lösen. Peter D. schrieb: > Thomas S. schrieb: >> Die verschiedenen 3V3 möchte ich generieren, weil ich die einzeln >> abschalten möchte. > > Das ist in der Regel keine gute Idee. Viele ICs mögen es nicht, wenn an > IO-Pins Spannung anliegt, während VCC = 0V ist. Besser ist es, diese ICs > in den Power-Down Mode zu setzen. Verstehe. In dem Fall geht es konkret darum, die SD-Karte zu trennen. Ich meine mich zu erinnern, das in einer SanDisk App Note gesehen zu haben, um den permanenten Verbrauch auch nach Chip-Deselect abzustellen. Altium sagt in einem Artikel, man solle die SD Karte ohnehin erst versorgen, wenn der Card Detect Pin des Sockels eine Karte sieht, um Inrush Current-Effekte (µC-Reset durch einbrechende Spannung etc.) zu vermeiden. Der ADXL312 soll unterdessen weiter versorgt werden, da er nicht über den µA-Bereich hinaus kommt. Thomas
Taz G. schrieb: > Der Rückstrom möchte > immer beim Hinstrom fließen, von daher macht eine Auftrennung keinen > Sinn. Das spricht doch in meinen Augen für eine Auftrennung. Der Hinstrom fließt genau da lang, wo ich ihn route bzw. über den LDO. Der Rückstrom nimmt in einer GND-Plane den direkten Weg. Daraus ergeben sich unnötig große Stromschleifen, die abstrahlen. (So mein Verständnis) Daher meine Idee, Inseln zu bauen, die GND in der GND-Lage genau da verbinden, wo der LDO in der Power-Lage liegt. Ergo wäre der Strompfad in beiden Lagen der gleiche. Ich nehme an auf Kosten der Impedanzvorteile, die durchgehende Lagen mit sich bringen. Genug der Thesen, korrigiert mich, wo ich falsch liege.
Sorry für den Doublepost, ich war vorher nicht eingeloggt. Taz G. schrieb: > Du hast viele Versorgungsspannungen daher macht eine Plane keine Sinn, > ich würde eine Signallage nehmen. Ich würde auf der zweiten Innenlage in etwa so etwas hier bauen wollen: https://www.techdesignforums.com/edasource/september_2010/images/187/eda1009_mentor1_large.jpg Nur nicht für die Versorgung eines BGA, sondern eben über die ganze PCB.
schlot schrieb: > Taz G. schrieb: >> Der Rückstrom möchte >> immer beim Hinstrom fließen, von daher macht eine Auftrennung keinen >> Sinn. > > Das spricht doch in meinen Augen für eine Auftrennung. Der Hinstrom > fließt genau da lang, wo ich ihn route bzw. über den LDO. Der Rückstrom > nimmt in einer GND-Plane den direkten Weg. Daraus ergeben sich unnötig > große Stromschleifen, die abstrahlen. (So mein Verständnis) Nein, wenn der Hinstrom im Zackkurs auf der Oberseite läuft, läuft der Rückstrom direkt darunter auch im Zackurs zurück - eben nicht direkt - keine Stromschleife. Ich weiß kann man so dirket auch nicht sagen, weil der Strom ja auch den kürzesten Weg sucht. Ich sehe den Strom in einer Plane als 'Wolke', denke in Stromdichten. Aber wenn man auftrennt und den Rückstrom 'zwingt' einen anderen Weg zu nehmen - ist das schlecht.
:
Bearbeitet durch User
Thomas S. schrieb: > ch würde auf der zweiten Innenlage in etwa so etwas hier bauen wollen: > > https://www.techdesignforums.com/edasource/september_2010/images/187/eda1009_mentor1_large.jpg Ja, wenn's geht. Sieht gut aus. Nur müssen oft zwei oder drei verschiedene Spannungen an ein Chip, dann machen solche Versorgungsinseln keinen Sinn. Wenn die SD Karte nur einen Versorgungspin hat, macht eine Versorgungsinsel darunter keinen Sinn. Bei einem BGA,MC mit mehreren Pin ist es Super. Also Hirn einschalten.
:
Bearbeitet durch User
schlot schrieb: > Das spricht doch in meinen Augen für eine Auftrennung. Der Hinstrom > fließt genau da lang, wo ich ihn route bzw. über den LDO. Der Rückstrom > nimmt in einer GND-Plane den direkten Weg. Daraus ergeben sich unnötig > große Stromschleifen, die abstrahlen. (So mein Verständnis) Bei dem Thema geht es eher um die Ströme bei Highspeed-Signalen. Die fließen genau unter den Signalleitungen wieder zurück zur Quelle und machen massive Probleme wenn sie das nicht können. Bei DC oder niederfrequenten Signalen ist das Problem nicht relevant. Trotzdem: > Daher meine Idee, Inseln zu bauen, die GND in der GND-Lage genau da > verbinden, wo der LDO in der Power-Lage liegt. Ergo wäre der Strompfad > in beiden Lagen der gleiche. Leute, warum? Eine durchgängige GND-Plane hat keine Nachteile, nur Vorteile! Und: Auch wenn augenscheinlich bei deinem Design keine Highspeed Signale in Verwendung sind, bist du dir sicher dass die jeweiligen IO/Pins die du zwar als normale GPIO oder für niederfrequente Signale verwendest, nicht auch Highspeed können? Und schalten sie die Flankensteilheiten in diesen Betriebsmodis zurück? Wenn nicht, hast du die Problematik trotzdem am Hals. Probleme machen nicht hohe Frequenzen sondern die dazu passenden Flankensteilheiten. Also mach doch die GND-Plane bitte durchgängig. Und wenn du wirklich auf die (meiner Meinung nach nur in wenigen Fällen sinnvolle) Idee verfällst mit GND zu fluten, sorge unbedingt dafür dass die entstehenden Kupferinseln und Fragmente alle 5-10mm mit GND-Vias gegen die durchgängige GND-Plane durchkontaktiert sind, du produzierst dir sonst damit nur unnötig freischwingende Antennenkonstrukte.
Andi schrieb: > Eine durchgängige GND-Plane hat keine Nachteile, nur Vorteile! Wenn Du Hochstrom, Hochspannung oder analog mit auf der Platine hast, dann ist eine getrennte GND-Führung Pflicht. Ich hatte mal versehentlich bei einem Emissionsstromregler für eine 15kV Röntgenquelle die Transzorbdioden an den Filamentanschlüssen mit auf DGND gelegt. Bei Überschlägen ist nicht nur der AVR abgestürzt, sondern hatte auch seinen Flash teilweise gelöscht. Dann die Dioden auf den dafür vorgehehenen EGND gelegt und der AVR hat bei Überschlägen die Quelle wieder hochgefahren, wie vorgesehen.
OK, danke. Damit habt ihr mir schon weitergeholfen. Ich lese den gemeinsamen Nenner heraus: - Ich baue eine GND-Plane ohne Unterbrechungen - Ich partitioniere die Power Plane, wo es für die Versorgung mehrerer Pins / Bauteile sinnvoll ist. Der Strom sucht sich dann schon den richtigen Weg. Kann man das Orakel hier als gelöst markieren?
Thomas S. schrieb: > Der Strom sucht sich dann schon den richtigen Weg. Der Strom sucht sich den kürzesten Weg. Ob er dabei anderen Strömen oder Signalen in die Quere kommt und diese auf seinem Rückweg stört, steht auf einem anderen Blatt und hat viel mit der korrekten Platzierung der Bauteile/Baugruppen auf der Leiterplatte zu tun. Wenn du deine Stromversorgung z.B. links platzierst und z.B. die 8 PWM-Leistungsausgänge rechts, dann wird der Strom quer durch die Signale des Prozessors (oder schlimmer noch der Analogschaltung) fließen, die in der Mitte platziert wurde. > Kann man das Orakel hier als gelöst markieren? Wenn du den vorhergehenden Satz so gestaltest: Ich ermögliche es dem Strom, möglichst ohne Umwege und ohne andere Baugruppen zu stören wieder an seinen Ausgangspunkt zurückzufließen.
schlot schrieb: > er Rückstrom > nimmt in einer GND-Plane den direkten Weg. Daraus ergeben sich unnötig > große Stromschleifen, die abstrahlen Das ist einfach nur völlig falsch. Diskutieren kann man das nicht, das sind physikalische Gesetze. Ströme richten sich nicht nach dem was der Layouter glaubt. Man kannn zwar hier im Forum eine meinung durch Lautstärke durchsetzen, aber Leiterplatten lassen sich so nicht beeindrucken. Georg
georg schrieb: > Man kannn zwar hier im Forum eine meinung durch Lautstärke durchsetzen, > aber Leiterplatten lassen sich so nicht beeindrucken. Nur die Ruhe, Georg. In dem von dir kritisierten Beitrag habe ich mein ursprüngliches Verständnis dargestellt und um Korrektur gebeten, wenn ich dabei einem Denkfehler unterliege. Die Korrektur ist in den folgenden Beiträgen auch schon geschehen. Danke Lothar für den Hinweis, dass bei der Verwendung von Planes natürlich die Anordnung der Bauteile umso mehr zum Tragen kommt.
Peter D. schrieb: > Bei Überschlägen ist nicht nur der AVR abgestürzt, sondern > hatte auch seinen Flash teilweise gelöscht. @TO Dein Funkmodul kann u.U. auch diese Probleme verursachen. Augen auf und am besten vorher testen (LTE&µC).
georg schrieb: > schlot schrieb: >> er Rückstrom >> nimmt in einer GND-Plane den direkten Weg. Daraus ergeben sich unnötig >> große Stromschleifen, die abstrahlen > > Das ist einfach nur völlig falsch. Man kann sagen der Strom sucht sich den Weg des geringsten Widerstandes, das ist nicht unbedingt der Direkte, Kürzeste oder der Weg direkt unter dem Hinstrom. Andi hatte es schon richtig angemerkt, es kommt auf die Frequenz an. Der Stromweg ändert sich mit der Frequenz. Und wie schon gesagt stelle ich mir den Strom in einer Kupferlage nicht als eine Linie, sondern als Wolke vor (als Bild eine Stromdichteverteilung). Daher kann ich nicht über falsch und richtig diskutieren.
Richard B. schrieb: > Peter D. schrieb: >> Bei Überschlägen ist nicht nur der AVR abgestürzt, sondern >> hatte auch seinen Flash teilweise gelöscht. > > @TO Dein Funkmodul kann u.U. auch diese Probleme verursachen. > Augen auf und am besten vorher testen (LTE&µC). Das Hardware Design Manual des Moduls weist zumindest darauf hin, dass man auf eine gute Entkopplung achten muss, weil im schlechtesten Fall (also bei starker Sendeleistung) kurze Nadelimpulse mit 2 A fließen.
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.