KiCad macht zu großen Stopplack

Gast #5826660
Lesenswert?

Moin,

ich habe ein TSSOP20 in meinem Board. Wenn ich das Board direkt bei 
Aisler hochlade, sieht deren Vorschau richtig aus. Auch sieht die 3D 
Vorschau bei KiCad korrekt aus. ebenso der Layer F.Mask.

Erzeuge ich Gerber Dateien (bisher nur in Eagle gemacht), dann ist im 
Lötstopplack über alle Pins vom TSSOP20 ein großes Rechteck.

Siehe Anhang. Kann mir da jemand weiterhelfen? Ich glaube ich habe 
Tomaten auf den Augen und finde den Parameter nicht.

PS: Der Koppelkondensator ist gegen GND nicht richtig angebunden ich 
weiß ;). Ist hier total unkritisch!
Angehängte Dateien:
Beitrag #5826726 wurde von einem Moderator gelöscht.
Moderator Persönliche Seite #5826746
Lesenswert?

Curby23523 N. schrieb:
> dann ist im Lötstopplack über alle Pins vom TSSOP20 ein großes Rechteck.

Es ist keineswegs unüblich, zu kleine Lötstopp-Stege wegzulassen.

Musst du gucken, was dein Fertiger kann, da gibt es durchaus einige 
Unterschiede.

> Ich glaube ich habe
> Tomaten auf den Augen und finde den Parameter nicht.

Die Einstellungen findest du erstmal generell unter "Setup" -> "Pads to 
Mask Clearance". "Solder mask clearance" ist dabei der Wert, um den die 
Lötstoppmaske gegenüber dem Pad vergrößert wird, damit auch wirklich 
unter Einbeziehung aller Toleranzen das komplette Pad geöffnet ist. Als 
zweiten Parameter gibt es dort noch "Solder mask min width", das ist die 
besagte minimale Stegbreite, die letztlich dein Fertiger festlegt.

Beim Gerber-Plot werden diese beiden Werte angezeigt, ohne dass man sie 
dort separat nochmal ändern könnten.

Was mich nur wundert: auch die Kicad-eigene 2D- und 3D-Darstellung 
zeigen Änderungen an diesen Parametern korrekt an. Insofern ist es 
seltsam, dass du es nur beim Gerber-Export so siehst.
Gast #5826758
Lesenswert?

Jörg W. schrieb:
> Es ist keineswegs unüblich, zu kleine Lötstopp-Stege wegzulassen.

Habe ich bei TSSOP20 noch nie gesehen und halte das hier auch weniger 
für zielführend, da das jeder Hersteller hinbekommt.

Jörg W. schrieb:
> Was mich nur wundert: auch die Kicad-eigene 2D- und 3D-Darstellung
> zeigen Änderungen an diesen Parametern korrekt an. Insofern ist es
> seltsam, dass du es nur beim Gerber-Export so siehst.

Die Layer sehern ja gut aus. 3D sieht gut, die Lage in pcbnew sieht auch 
gut aus. Leiterplatte bei Aisler hochladen sieht auch gut aus. Nur beim 
plotten gibt es dieses große Rechteck.
Moderator Persönliche Seite #5826776
Lesenswert?

Bimbo. schrieb:
> Nur beim plotten gibt es dieses große Rechteck.

Ja, min width halt, siehe Nachtrag von mir.

> Habe ich bei TSSOP20 noch nie gesehen und halte das hier auch weniger
> für zielführend, da das jeder Hersteller hinbekommt.

Das Raster ist 0,65 mm, die Pads sind 0,4 mm breit.  Mit 0,1 mm 
Maskenerweiterung (die wirkt ja auf beiden Seiten) bleiben damit nur 
noch 50 µm Steg übrig. Es gibt Hersteller, die brauchen nur 50 µm 
Erweiterung und können den dann verbliebenen Steg von 150 µm sicher 
fertigen (ohne dass er wegbricht), aber so pauschal, dass das jeder 
kann, kannst du das nicht sagen. (Es gibt auch Hersteller, die dann zu 
kleine Stege selbst einfach weglassen.)

Schau einfach an, was dein Hersteller spezifziert.

ps: Bitte nur einen Namen pro Thread.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren