Guten Morgen, die Regel "ein 100nF pro Power-Pin" kennt man ja. Was ich mich allerdings frage ... Im Bild, welches ich angehängt habe, sieht man, dass die Stromaufnahme (in diesem Fall ein ATSAMA5D27 @ 500MHz max) fast lächerlich klein ist. Beispielsweise werden für das DDR-Interface acht 100nF und für den eigentlichen DDR2 (im BGA-Package integrierten) fünfzehn 100nF Kondensatoren benötigt. Das Interface braucht wohl nur 50mA - über das DDR2 hab ich im Datenblatt keine Angaben gefunden. Mir kommt die Menge an Cs für relativ wenig Strom ziemlich viel vor ... Warum werden so viele Cs spezifiziert? Viele Grüße, Mampf *edit*: Ah, der intere DDR2 ist wohl ein W971GG6SB ... Der hat im Datenblatt als maximalen Strom sowas 200mA.
Angehängte Dateien:
:
Bearbeitet durch User
Ja, durch die Schaltvorgänge im IC gibt es kurze Peaks die deutlich größer sind als die Werte aus der von dir gezeigten Tabelle. 100nF ist aber auch nur ein Wert der sich so eingebürgert hat, in manchen Datenblättern stehen auch Empfehlung welcher Typ genommen werden sollte. Die Kapazität darf genau genommen durchaus auch größer als 100nF sein, perfekte Kapazitäten gibt es allerdings nicht, der Kondensator hat auch einen Teil R und einen Teil L, sind diese beiden Teile zu groß wirkt der Kondensator wie ein Filter und ist nicht schnell genug die Peaks abzufangen. Dir wird vielleicht auch schon mal aufgefallen sein, das Stützkondensatoren häufig in kleineren Packages verbaut werden als andere Schaltungsteile obwohl Platz vorhanden wäre. Die kleineren Packages haben nämlich einen geringeren induktiven Anteil.
René F. schrieb: > Die kleineren > Packages haben nämlich einen geringeren induktiven Anteil. Haben aber auch oft ein "schlechteres" Dielektrikum das die (hier erwünschten) HF-Eigenschaften beienträchtigt.
René F. schrieb: > Dir wird vielleicht auch schon mal aufgefallen sein, das > Stützkondensatoren häufig in kleineren Packages verbaut werden als > andere Schaltungsteile obwohl Platz vorhanden wäre. Die kleineren > Packages haben nämlich einen geringeren induktiven Anteil. je größer der Kapazitätswert umso größer auch das Package und das vergrößert auch den induktiven Anteil. Das größere Package braucht mehr Platz und damit mehr Abstand vom Chip, die Leiterbahnen werden dadurch auch länger vom VCC des IC weg, der induktive Anteil steigt weiter. Bei hochkapaziven KerKos gibt es ein Derating durch Spannung https://www.elektronikpraxis.vogel.de/auswirkung-von-temperatur-und-dc-bias-auf-die-kapazitaet-a-231351/ also muss die Spannungsfestigkeit steigen und auch das vergrößert den Kondensator.
Kurz und knapp, könnte man sagen aus Faulheit. Die 100nF sind ein Pauschalwert, der eigentlich aus den Anforderungen der 80ger Logik ICs stammt. Das funktioniert aber in den aller-allermeisten Fällen auch mit moderneren ICs. Wobei hier die beliebten AVR/PIC/ technologisch ja schon etwa dort anzusiedeln sind. Für modernere und schneller ICs (SoC, FPGA,...) kann das auch anders aussehen. Von Altera (oder wars doch Xilinx) gibt/gab es mal ein Excel-Berechnungstool, um Aufgrund der Applikation und der damit benötigten Taktfrequenz, Peripherie, Spannungspegel, .... die Kondensatoren genauer in Richtung benötigte Impedanz auszulegen. Damit waren dann statt an jedem Versorgungspin, was ja ca. 60-80 sind, nur noch halb so viele 100nF notwendig. Teilweise sind bei höheren Frequenzen auch 10nF oder gar 1nF Kondensatoren besser, da die erst bei größeren Frequenzen induktiv werden. Also kurz zusammengefasst und pauschalisiert. Entweder per Faustformel 100nF für jeden Pin, oder den genauen Bedarf ermitteln und den benötigten Impedanzbedarf ausrechnen. ---- Prometheus P.S. Wer wirklich ein HighSpeed Design macht, wird das sicherlich im Detail nochmal näher betrachten müssen.
Viele kleine Kondensatoren haben also Vorteile nicht nur für den Bestücker der weniger Sorten bestücken muss auch weil höhere Stückzahlen den EK-Preis senken.
Mampf F. schrieb: > Was ich mich allerdings frage ... Im Bild, welches ich angehängt habe, > sieht man, dass die Stromaufnahme (in diesem Fall ein ATSAMA5D27 @ > 500MHz max) fast lächerlich klein ist. Die Stromaufnahme (mittleres DC) interessiert in dem Zusammenhang auch nur an zweiter oder dritter Stelle. Was nicht im Datenblatt steht, ist die Höhe des kurzen Strompeaks beim Schalten der Logik. Und genau dafür sind diese Kondensatoren notwendig. Die 100n stammen zwar aus der Zeit der TTL-Bausteine, aber falsch sind sie heute auch nicht. Gut, die ICs sind viel schneller geworden; da würden 10n besser passen. Gleichzeitig muss man deshalb besser darauf achten, dass die Zuleitungen vom C zu den Powerpins möglichst kurz sind. Dafür sind sie aber heute komplexer, d.h. es schalten sehr viel mehr Gatter gleichzeitig - in dem Maß sind die Powerpins nicht mehr geworden. Das spricht wieder für mehr Kapazität. Die Cs selber sind viel kleiner geworden. Ein 10µ von heute nimmt weniger Platz weg und hat kürzer Anschlüsse als ein 100n damals. Daher wird man auch mit größeren Werte arbeiten können - oder man bleibt einfach bei den 100n.
Vor allem werden solche Schaltungen heute auf mehrlagigen Platinen aufgebaut, die mit GND- und VCC-Ebene eine weit verteilte Kapazität bilden fast ohne Zuleitungsinduktivität. Die bewirkt bei schnellen Logikschaltungen vermutlich mehr als die Anzahl der diskreten Keramikkondensatoren um ein IC.
Christoph db1uq K. schrieb: > Vor allem werden solche Schaltungen heute auf mehrlagigen Platinen > aufgebaut, die mit GND- und VCC-Ebene eine weit verteilte Kapazität > bilden fast ohne Zuleitungsinduktivität. Die bewirkt bei schnellen > Logikschaltungen vermutlich mehr als die Anzahl der diskreten > Keramikkondensatoren um ein IC. Das ist eine der vielen urban legends. ;-) Soooo viel Lagenkapazität kommt da so schnell nicht zusammen und die allermeisten haben nicht 10 Lagen und mehr mit superdünnen Zwischenschichten.
Christoph db1uq K. schrieb: > Vor allem werden solche Schaltungen heute auf mehrlagigen Platinen > aufgebaut, die mit GND- und VCC-Ebene eine weit verteilte Kapazität > bilden fast ohne Zuleitungsinduktivität. Die bewirkt bei schnellen > Logikschaltungen vermutlich mehr als die Anzahl der diskreten > Keramikkondensatoren um ein IC. Kannst ja mal spaßeshalber ausrechnen, wie "groß" die Kapazität maximal bei einer sagenwirmal 100cm² großen Platine mit je einer durchgehenden VCC- und GND-Lage (d. h. Idealfall) wäre. Und dann bitte noch den eher suboptimalen ESR dieses so aufgebauten Kondensators berücksichtigen (35µm mal 10cm klingen zwar erst einmal nach viel Querschnitt - dummerweise verjüngen diese sich aber um die Anschlusspins fraglicher ICs o. ä. herum dramatisch).
Mampf F. schrieb: > Mir kommt die Menge an Cs für relativ wenig Strom ziemlich viel vor Zumal 100nF bei 500MHz nichts bringen. http://www.dse-faq.elektronik-kompendium.de/dse-faq.htm#F.14.1
Mampf F. schrieb: > Mir kommt die Menge an Cs für relativ wenig Strom ziemlich viel vor ... > Warum werden so viele Cs spezifiziert? Das hat mit der Stromaufnahme relativ wenig zu tun. Die schalten schnell, werkeln schnell. Tack, tack, tack mit 100MHz und mehr. Um die ganzen Gatter etc. im Chip in dem Moment einer Taktflanke umzuladen, braucht das IC für einen kurzen Augenblick den benötigten mehr Strom. Jetzt kommt die Versorgungsleitung ins Spiel. Diese wirkt Induktiv. Will jetzt das IC für einen kurzen Moment mehr Strom, müsste dieser den ganzen Weg von der Spannungserzeugung bis zum VCC Pin laufen. An sich kein Problem, die Leitung sagt aber, ääähh ich bin so träge, ich bin so induktiv heute. Ich kann dir den Strom erst in wenigen nano/Mikrosekunden liefern. Ich muss ja durch die ganze Induktivität der Versorgungsleitung. Zu spät, die Versorgungsspannung bricht ein, der IC krepiert nd startet neu. Jetzt sagt aber der 100nF Kamerad "Hey VCC Pin! Ich bin aufgeladen und kann dir den Strom sofort liefern." Ende der Geschichte.
Michael B. schrieb: > Mampf F. schrieb: >> Mir kommt die Menge an Cs für relativ wenig Strom ziemlich viel vor > > Zumal 100nF bei 500MHz nichts bringen. Kompletter Unsinn! Nur weil man oberhalb der Resonanzfrequenz eines Kondensators ist, heißt das NICHT, daß er für die Entkopplung unwirksam ist! > http://www.dse-faq.elektronik-kompendium.de/dse-faq.htm#F.14.1 Auch das mit den 100 und 10nF ist Quark! Denn das kommt aus den Urzeiten, wo zwischen 10nF und 100nF deutliche Größenunterschiede waren und damit der 100nF deutlich mehr parasitäre Induktivität mitbrachte. Bei heutigen SMD-Gehäusen von 0603 und kleiner sind die IDENTISCH! Natürlich hat der 10nF eine höhere Resonanzfrequenz, aber der Absolutwert der Impedanz ist bei 100nF kleiner. "Bedrahtete 100nF Keramikkondensatoren verlieren oberhalb 7MHz ihre Wirkung " Auch das ist Käse! Denn weder ist das aprupt noch sonstwas. Wenn gleich die DSE-FAQ schon recht gut ist, so steht da im Detail manchmal auch Quark drin. Da sollte man mal ein ordentliches Lektorat durchführen.
Falk B. schrieb: > Christoph db1uq K. schrieb: >> Vor allem werden solche Schaltungen heute auf mehrlagigen Platinen >> aufgebaut, die mit GND- und VCC-Ebene eine weit verteilte Kapazität >> bilden fast ohne Zuleitungsinduktivität. Die bewirkt bei schnellen >> Logikschaltungen vermutlich mehr als die Anzahl der diskreten >> Keramikkondensatoren um ein IC. > > Das ist eine der vielen urban legends. ;-) > > Soooo viel Lagenkapazität kommt da so schnell nicht zusammen und die > allermeisten haben nicht 10 Lagen und mehr mit superdünnen > Zwischenschichten. Doch, es kommen gerade die Kapazitäten zusammen, die man oberhalb einiger 100MHz benötigt, um z.B. die EMV zu verbessern. Und wo die diskreten Cs nicht mehr niederimpedant sind. Und 100µ Lagenabstand (und weniger) kann man schon bekommen, wenn man den Stack extra für die zusätzliche Kapazität einsetzen will und entsprechend bestellt. Das habe ich jahrelang so gemacht, mit bestem Erfolg! Allerdings muss man aufpassen: zu groß dürfen die Flächen nicht sein, sonst gibt es wieder andere Effekte.
Der Kerko ist einfach nur ein AC-Widerstand parallel zur Versorgung. Das braucht man, weil so ein RAM-Baustein viel Strom mit hoher Frequenz aufnimmt. Und bei dieser ist die Zuleitung zu hochimpedant. Schon 100nH haben bei 1GHz 630Ohm. Da hilft so ein Kerko natürlich, wenn er nur 5 Ohm hat und parallel zum Pin hängt. Und kurz angebunden ist (warum das wichtig ist - nH...). Wie hochimpedant die Stromversorgung bei welcher Frequenz sein darf, kann man am Stromverbrauch nicht ablesen. Die Kapazität ist eigentlich völlig Banane, nur das Impedanzverhalten ist maßgeblich. Natürlich beeinflusst die Kapazität den Impedanzverlauf. Aber Dinge wie Bauform können genauso relevant sein. Einige CPU und FPGA-Hersteller geben solche Dinge auch detailliert im Datenblatt an.
HildeK schrieb: > Doch, es kommen gerade die Kapazitäten zusammen, die man oberhalb > einiger 100MHz benötigt, um z.B. die EMV zu verbessern. Und wo die > diskreten Cs nicht mehr niederimpedant sind. Das Problem ist aber, daß ich erst durch ein Via muss um dort hin zu kommen. Außerdem hängt nicht nur ein Bauteil dran und es sind nur sehr wenige Lagen. Es gab mal eine Forschungsarbeit namens Leiterplatte 2000. Da wurde das mit viel Aufwand, mehreren iterationsschritten und vielen Simulationsstunden geschafft eine Rechnerplatine ohne Stützkondensatoren zu fertigen. Allerdings: Für die Reale Welt ist das kein Vorbild. Der Aufwand ist zu hoch und die Kondensatoren sind zu billig um diesen Aufwand zu treiben. Ich bin hier auf Falks Seite. In den allermeisten praktischen Fällen nützt die Lagenkapazität von wenigen pF nichts gegenüber dem Stützkondensator direkt am Bauteilpin. Bimbo. schrieb: > Ich kann dir den Strom erst in wenigen > nano/Mikrosekunden liefern. Ich muss ja durch die ganze Induktivität der > Versorgungsleitung. Zu spät, die Versorgungsspannung bricht ein, der IC > krepiert nd startet neu. Das wird wiederum nur in einem vollkommen verhunzten Layout passieren. Was man aber erzeugt sind Stromschleifen welche zu EMV Problemen führen. zuerst in der Abstrahlung, in nächster Instanz können bei Übertragungen dann schon Bitfehler entstehen. Ob das dann schon zu einem Ausfall führt ist halt die Frage... Auf jeden Fall entstehen so schlecht zu findende, weil sporadische Fehler.
:
Bearbeitet durch User
Angehängte Dateien:
-
R1682814-01.jpg
44 KB -
Screenshot_20190514_123446.png
100 KB
Vielen Dank für eure Antworten! Was mich aber noch irritiert ... Es gibt ein SOM (System-on-Module) von Microchip mit dem Microcontroller. Das Ding wird flach auf ein anderes Board gelötet - auf der Rückseite befinden sich deshalb keine Cs oder andere Komponenten. Zweites Bild zeigt einen Teil der Entkopplung des internen DDR2s (die "langen" Leitungen, die von den BGA-Pads nach rechts zu den blauen rechteckigen Pads gehen). Zwei Reihen weiter links gibt es nochmal solche 1,8V Pins, die erst in einem Zwischenlayer verschwinden und ebenfalls auf der rechten Seite Cs haben. Ist das so unkritisch, dass man einfach Leitungen zu Cs ziehen kann, die neben dem BGA platziert werden? Power-Pins für die Core-Spannung (1,2V max 200mA) befinden sich teilweise in der Mitte des Packages und haben gar keine Cs. Haben sie Best-Practices ignoriert, bzw sind Kompromisse im Layout eingegangen, damit sie das flach auf andere Platinen löten können?
:
Bearbeitet durch User
Mampf F. schrieb: > Ist das so unkritisch, dass man einfach Leitungen zu Cs ziehen kann, die > neben dem BGA platziert werden? Was für eine Alternative hättest du denn? Bleibt dir ja nichts anderes übrig als das Decoupling an den Rand zu drücken wenn du die Unterseite nicht verwenden kannst. (Versuche Bauteile in die Platine einzubetten gibt es zwar, aber ausgereift ist das noch nicht). Es gibt da kein binäres "funktioniert" oder "funktioniert nicht". Es ist ja nicht so, dass dann garnix geht. Das ist eine Frage der Definition, wir sprechen von der Stärke der EMV-Störungen und Fehlerwarscheinlichkeiten in worst case Szenarien. Das quantitativ zu erfassen ist extrem kompliziert und zeitaufwändig, das macht niemand. Ergo pflastert man halt mit Kapazitäten zu und gut ist. Ein 100nF kostet in 100er-Stückzahlen unter 1 Cent, die Bestückung auch in Prototpyenserien <5Cent / 0402. Da musst du schon extremste Stückzahlen fahren, damit es sich lohnt dort in Simulation und Testing soviel Geld reinzustecken um ein paar Kondensatoren einzusparen. Zudem sinken ja Bauteil- und Bestückungspreis mit steigender Stückzahl bzw. mehr Kondensatoren pro Baugruppe. Somit erreicht man den Break-Even in der Praxis eigentlich nie.
Test schrieb: > Mampf F. schrieb: >> Ist das so unkritisch, dass man einfach Leitungen zu Cs ziehen kann, die >> neben dem BGA platziert werden? > > Was für eine Alternative hättest du denn? Hmm ja richtig ... Zu sagen "es ist unmöglich" ist wohl keine Option > Ergo pflastert man halt mit Kapazitäten zu und gut ist. Vielleicht ist das einer der Gründe, wieso die soviele Caps verwendet haben. Der Schaltplan des SOMs ist auch die Basis meiner ursprünglichen Frage. Danke!
Mampf F. schrieb: > Test schrieb: >> Mampf F. schrieb: >>> Ist das so unkritisch, dass man einfach Leitungen zu Cs ziehen kann, die >>> neben dem BGA platziert werden? >> >> Was für eine Alternative hättest du denn? > > Hmm ja richtig ... Zu sagen "es ist unmöglich" ist wohl keine Option Oder eine komplett durchgängige Versorungslage-dann hätte man die Kondensatoren auch nicht so dicht um den Chip packen müssen. Oder wäre sogar mit weniger ausgekommen.
Nehmen wir eine Europakarte 10*16cm² mit vier Lagen, gesamt 1,6mm dick, dann wäre der Abstand zweier Lagen etwa 0,4mm. Plattenkondensatorformel C= (Epsilon 0) * (Epsilon r) * Fläche / Abstand. Epsilon 0 = 8,85 E-12 As/Vm Epsilon r (FR4) z.B. = 4,5 Fläche/Abstand =(0,1*0,16/0,0004) = 40 m ergibt 1584 pF Das reicht natürlich nicht alleine aus um Niederfrequenz abzublocken. Die 100nF Cs sind trotzdem nötig.
:
Bearbeitet durch User
Mampf F. schrieb: > Vielen Dank für eure Antworten! > > Was mich aber noch irritiert ... Es gibt ein SOM (System-on-Module) von > Microchip mit dem Microcontroller. > > Das Ding wird flach auf ein anderes Board gelötet - auf der Rückseite > befinden sich deshalb keine Cs oder andere Komponenten. Die werden eine Power-Intigrity-Simulation gemacht haben. Da wird simuliert, wie sich die Versorgung verhält - unter Einbeziehung des Layouts. Da wird dann halt herausgekommen sein, dass das genügt. Und ja, das wird gemacht. Wenn du daraus jetzt ablesen willst "die 100nF sind Blödsinn der unnötig ist" oder "ach, die erzählen alle nur Blödsinn, das ist voll übertrieben, es geht auch mit 100m Anschlusskabel" bist du auf dem Holzweg. Bei solchen Designs hast du 3 Möglichkeiten: Variante 1: Du machst besagte Simulation. Dafür brauchst du aber die passenden Tools. Variante 2: Du übernimmst das Referenzdesign, auch das Layout, für den Speicher. Variante 3: du machst es nach Bauchgefühl. Variante 1 und 2 werden mit hoher Wahrscheinlichkeit funktionieren. Variante 3 kann funktionieren oder daneben gehen. Wenn Variante 3 Schiefgeht, wirst du nie herausfinden warum. Wer nicht die Möglichkeit für Simulationen hat, hat auch die Messmittel nicht, die nötig sind, um mögliche Probleme zu finden.
Falk B. schrieb: > Das ist eine der vielen urban legends. ;-) Autsch! Hättest du mir das doch schon vor 25 Jahren gesagt. So lange machen wir nämlich schon Layouts mit 'Lagenkapazitäten' und ohne Stützkondensatoren. Erstaunlicher Weise funktioniert alles bestens und durch EMV-Tests mussten wir noch nie ein 2. Mal. Unerklärlich, warum sich uns diese 'urban legend' noch nicht offenbart hat ;) Aber in einem hast du recht: > Soooo viel Lagenkapazität kommt da so schnell nicht zusammen und die > allermeisten haben nicht 10 Lagen und mehr mit superdünnen > Zwischenschichten. Das Stichwort dabei sind genau diese Lagenabstände kleiner 100u zwischen den VCC- und GND-Planes. Und man muss wissen was und wie man es macht, einfach nur die Abstände zu reduzieren ist leider zu wenig...
Andi schrieb: > Falk B. schrieb: >> Das ist eine der vielen urban legends. ;-) > > Autsch! > Hättest du mir das doch schon vor 25 Jahren gesagt. Du hast ja nicht gefragt. > So lange machen wir nämlich schon Layouts mit 'Lagenkapazitäten' und > ohne Stützkondensatoren. > Erstaunlicher Weise funktioniert alles bestens und durch EMV-Tests > mussten wir noch nie ein 2. Mal. Vielleicht. Aber Das Problem der ursprünglichen Aussage ist Oberflächlichkeit und irrtümliche Allgemeingültigkeit! > Aber in einem hast du recht: > >> Soooo viel Lagenkapazität kommt da so schnell nicht zusammen und die >> allermeisten haben nicht 10 Lagen und mehr mit superdünnen >> Zwischenschichten. > > Das Stichwort dabei sind genau diese Lagenabstände kleiner 100u zwischen > den VCC- und GND-Planes. > Und man muss wissen was und wie man es macht, einfach nur die Abstände > zu reduzieren ist leider zu wenig... EBEN! Man KANN unter bestimmten umständen mit den Lagenkapazitäten was reißen, aber nur dann, wenn man genau weiß was man tut und auch alle andere Randbedingungen stimmen! Einfach ein paar cm^2 Kupfer auf ner doppelseitigen Leiterplatte reichen im Allgemeinen NICHT! Und genau DAS wollte ich damit ausdrücken, wenn gleich ich es nicht lang und breit ausformuliert habe. Und deine Aussage "So lange machen wir nämlich schon Layouts mit 'Lagenkapazitäten' und ohne Stützkondensatoren." würde ich auch kritisch hinterfragen wollen. Welche ICs sind das? Wie sieht das Layout mit den Lagenkapazitäten aus? (Fläche, Abstand der Lagen, Anbindung an den IC) Gibt es wirklich KLEINERLEI zusätzliche Stützkondensatoren? (schwer zu glauben)
:
Bearbeitet durch User
bummsfallera schrieb: > Wenn Variante 3 > Schiefgeht, wirst du nie herausfinden warum. Wer nicht die Möglichkeit > für Simulationen hat, hat auch die Messmittel nicht, die nötig sind, um > mögliche Probleme zu finden. Das Problem dabei ist, daß es eben nicht einfach nur nicht geht. Das währe ja noch schön, weil leicht zu finden. Leider gibt es zwischen funktioniert problemlos und funktioniert nicht einen sehr breiten Bereich indem es mit zunehmendem Maße sporadisch nicht funktioniert. Diese Fehler sind extrem schwer zu finden, da sie teilweise nur auftauchen, wenn ein Bestimmter Zustand im System ist. Z.B. schaltet eine andere Baugruppe in der Nähe etwas und deine Schaltung reagiert darauf mit einem Bitfehler. Dann ist die Übertragung hin und wenn du Pech hast merkst du das noch nichtmal, da es am Ende scheinbar plausible Daten gibt. Dann Suchst du Tagelang nach einem Softwarebug den es nicht gibt... Wenn Das Ding einfach nur abstürzt ist das noch der Bessere Fall, dann hast du wenigstens ein reproduzierbares Ereignis. Das lässt sich vergleichsweise leicht finden.
:
Bearbeitet durch User
bummsfallera schrieb: > Einige CPU und FPGA-Hersteller geben solche Dinge auch detailliert im > Datenblatt an. Volle Zustimmung! Neben dem Datenblatt sollte man auch noch unbedingt die im Datenblatt erwähnten Applikationsschriften und Layouthinweise beachten, und zwar exakt für den tatsächlich verwendeten Baustein bzw. die Familie. Es reicht nicht aus, einfach zu sagen: "Für Xilinx nehme ich immer 34,5nF, aber Intel benötigt 67,8nF." Sehr schön sieht man den Unterschied bei den aktuellen Xilinx-FPGAs: bei einem einfach Artix-7 verwendet man den üblichen Haufen kleiner Keramikkondensatoren, wohingegen die dicken Kintex Ultrascale+ nur wenige eher hochkapazitive Kondensatoren mit 4,7µF (und ein paar 100µF o.ä.) bekommen. Offenbar hat Xilinx es geschafft, die kleinen Kondensatoren für steile Flanken auf dem Chip/MCM bzw. im Gehäuse unterzubringen. Bei x86/x64-Prozessoren findet man so etwas ja schon seit langer Zeit.
Andreas S. schrieb: > Offenbar hat Xilinx es geschafft, die kleinen > Kondensatoren für steile Flanken auf dem Chip/MCM bzw. im Gehäuse > unterzubringen. Bei x86/x64-Prozessoren findet man so etwas ja schon > seit langer Zeit. Jap, haben sie :) Steht auch im Datenblatt :-)
Andi schrieb: > Falk B. schrieb: >> Das ist eine der vielen urban legends. ;-) > > Autsch! Selber Autsch. Ihr tut das Richtige aus den falschen Gründen. Du überschätzt deine Lagenkapazität bei Weitem. Rechnen wir doch mal: C=Epsilon0*EpsionR*A/d. Sei A 0,01m² (10x10cm), d=100µm und EpsionR = 8 Komme da auf 7nF. Praktisch ist das viel weniger. Die Fläche ist kleiner, Epsilon R ebenso. Warum man das trotzdem tut hat ganz andere Gründe: Niederimpedante Stromversorgung. Relevant ist die Impedanz, welcher der IC sieht. Die muss über einen breiten Frequenzbereich sehr klein sein. Dein "Kapazitäts" Lagenaufbau hat eine sehr niedrige Impedanz, <1Ohm ist hinzubekommen, denn wenn ihr Leiterbahnen zusammenschiebt und breiter macht, sinkt die Impedanz. Der Effekt überwiegt deine "Lagenkapazität". Kondensatoren braucht man immer noch, denn die paar pF reichen nicht, aber die können dann weiter weg sein. Und es braucht weniger. Im Idealfall muss man ein niederimpedantes Stromversorgungssystem jedoch simulieren.
Mampf F. schrieb: > Das Interface braucht wohl nur 50mA - über das > DDR2 hab ich im Datenblatt keine Angaben gefunden. Das ist die mittlere Stromaufnahme. Für Einbrüche auf der Versorgungsspannung muss du die Spitzenwerte, die meist nur im Nanosekundenbereich fließen, betrachten.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.