Modulo 60 Zähler

student132 schrieb:
> Hallo, ich hoffe ich bin hier richtig!
>
> Muss für eine Laborübung einen Modulo 60 Zähler „entwerfen“, indem ich
> einen vorgegeben 4 bit Zähler extern beschalte (siehe Foto im Anhang)!
>
> Nun weiß ich leider garnicht wie diese äußere Beschaltung aussehen muss
> damit das funktioniert!

Du mußt mit den gegebenen NAND-Gatter die 60 erkennen und damit den 
Zähler auf 0 zurück setzen. Also 60 binär hinschreiben und los.

> Habe nur gesehen wie man aus Flip-Flops modulo n Zähler bauen kann aber
> wie es hier funktionieren soll weiß ich nicht :/

Na dieser Zähler besteht eben aus 4 FF hintereinander. Man sagt dann 
4-Bit Zähler und interessiert sich nicht mehr für Details. 
Clock-Eingang, Reset-Eingang, 4 Ausgänge und gut.

> Wäre für jede Hilfe dankbar! :-)

Wobei ein heutiger Student solche Info fertig im Internet finden könnte. 
Fastrenter können das nämlich auch ;-)

student132 schrieb:
> Nun weiß ich leider garnicht wie diese äußere Beschaltung aussehen muss
> damit das funktioniert!

Das ist, wenn man etwas zum ersten Mal macht, ganz normal. Deswegen
fängt man an zu überlegen, wie so eine Schaltung prinzipiell aussehen
könnte. Die zu verwendenden ICs sind ja schon vorgegeben.

Du hast noch nicht geschrieben, in welche Richtungen du schon überlegt
hast.

> Muss für eine Laborübung einen Modulo 60 Zähler „entwerfen“, indem ich
> einen vorgegeben 4 bit Zähler extern beschalte (siehe Foto im Anhang)!

Tipp: Da steht nirgends, dass du nur einen 4-Bit-Zähler verwenden
darfst. Als ersten Schritt könntest du überlegen, wieviele von diesn
Zählern du mindestens brauchst.

c-hater schrieb:
> Yalu X. schrieb:
>
>> Das ist, wenn man etwas zum ersten Mal macht, ganz normal.
>
> Ach, hör' doch auf. Der Kerl hat etliche Vorlesungen zu dem Thema
> gehabt, BEVOR er diese Aufgabe gestellt bekam.

Natürlich. Aber es wäre eine schlechte Hochschule, wenn nur Aufgaben
gestellt würden, die bis ins letzte Detail bereits in der Vorlesung
durchgekaut wurden. Deswegen ist durchaus gewollt, dass man die Lösung
nicht direkt hinschreiben kann, sondern erst eine Weile überlegen muss.
Ich habe nur das Gefühl, dass der TE diese Weile etwas kurz bemessen
hat, sonst hätte er genauer geschrieben, an welcher Stelle er stecken
geblieben ist.

Dr. Sommer schrieb:
> c-hater schrieb:
>> Irgendwann stellst du (oder dein Brötchengeber) so eine Flachzange ein,
>> und was dann? Willst du dessen Arbeit mit erledigen/den Arsch für's
>> Nixtun entlohnen?
>
> Ich würde lieber den für's Nichtstun bezahlen, als dich für's
> rumstänkern.

Du verwechselst stänkern mit der Wahrheit.

Der TO zeigt nicht mal den Versuch von einem Lösungsansatz.
Der Thread verläuft im Sande.....ist ja nicht der Erste dieser Art.

Der TO sitzt vermutlich im Biergarten.

Wolfgang schrieb:
> antiquierte Mischung von 74HCT und
> 74LS aus dem vorigen Jahrhundert

Allerdings. Da könnte man ja auch bei einer Logikfamilie bleiben. 
Vorbildfunktion hat diese Vorgabe sicher nicht.

Yalu X. schrieb:
> c-hater schrieb:
>> Yalu X. schrieb:
>>
>>> Das ist, wenn man etwas zum ersten Mal macht, ganz normal.
>>
>> Ach, hör' doch auf. Der Kerl hat etliche Vorlesungen zu dem Thema
>> gehabt, BEVOR er diese Aufgabe gestellt bekam.
>
> Natürlich. Aber es wäre eine schlechte Hochschule, wenn nur Aufgaben
> gestellt würden, die bis ins letzte Detail bereits in der Vorlesung
> durchgekaut wurden. Deswegen ist durchaus gewollt, dass man die Lösung
> nicht direkt hinschreiben kann, sondern erst eine Weile überlegen muss.
> Ich habe nur das Gefühl, dass der TE diese Weile etwas kurz bemessen
> hat, sonst hätte er genauer geschrieben, an welcher Stelle er stecken
> geblieben ist.

 Daß das Binärsystem durchgekaut wurde, ist sehr stark anzunehmen.
 Wie die Q0...Q3 Ausgänge bei 10 und wie bei 6 aussehen, sollte dem
 TO auch bekannt sein.

 Deswegen ist der c-hater absolut im Recht mit seiner Bemerkung.

student132 schrieb:
> und schalte die
> ausgänge der zählermit nand gattern so zusammen, dass sie die 60
> „erkennen“!

Na bitte, es geht doch.

student132 schrieb:
> ichh nicht weiß ob man zwei 4-bit zähler
> einfach ohne weiteres zusammenschalten kann

Du weisst ja sicher, das diese Vorgehensweise 'kaskadieren' heisst. 
Jetzt musst du nur noch das Datenblatt des Zählers daraufhin 
untersuchen.

student132 schrieb:
> mein problem ist nur dass ichh nicht weiß ob man zwei 4-bit zähler
> einfach ohne weiteres zusammenschalten kann oder ob es da eine spezielle
> externe beschaltung benötigt? weil wenn man sie einfach zusammentun kann
> müsste ich ja nur das clocksignal und das resetsignal vom nand an allen
> beteiligten zählern anlegen und fertig oder?

 Dein Problem ist fehlendes nachdenken.
 Zähler Nr.1 resetet sich bei jedem zehntem Impuls und sendet dabei
 einen Impuls zum Zähler Nr.2.
 Zähler Nr.2 resetet sich bei jedem sechstem Impuls.

 Wo liegt dein Problem genau?

Matthias S. schrieb:
>
> Du weisst ja sicher, das diese Vorgehensweise 'kaskadieren' heisst.
> Jetzt musst du nur noch das Datenblatt des Zählers daraufhin
> untersuchen.

Und freundlicherweise wurden in der Aufgabenstellung gleich zwei 
Lösungswege mitgeteilt.
Ob man jetzt lieber einen 6-bitter baut oder einen 4-bitter und einen 
dreier kaskadiert?

karadur schrieb:
> Der 74xx193 ist ein binärer Up/down-counter. Der macht keinen Reset bei
> 10.

 Richtig.
 Dafür sind die (in der Aufgabe vorgesehenen) NAND-Gatter zuständig.

Marc V. schrieb:
> Zähler Nr.1 resetet sich bei jedem zehntem Impuls und sendet dabei
>  einen Impuls zum Zähler Nr.2.

Nö. Der in der Aufgabe benannte 74HC193 ist nicht der BCD Typ, sondern 
der volle 4-Bit Zähler. Er resettet sich auch nicht, sondern läuft beim 
Übergang von 15 nach 16 einfach über und fängt damit wieder bei 0 an, 
wobei er den TCU Puls für eine halbe Clocklänge ausgibt.
Um ihn zu resetten, benötigt er den Reset Puls.
Der TE ist da schon auf dem richtigen Weg, indem er die 60 binär 
ausdrückt als 00111100.

Moin,

Also entweder steh' ich grad arg aufm Schlauch, oder es wird hier 
klassisch in die Shice gegriffen. Wie kann man aus mehreren '193 einen 
synchronen >4 Bit Zaehler bauen? Wenn man die so kaskadiert, wie im 
Datenblatt vorgeschlagen, ist's aus mit der Synchronitaet: Die Clocks 
von kaskadierten '193 sind nicht mehr synchron. Da sind 2 
Gatterlaufzeiten dazwischen. Also ein gepflegter Mischmasch aus 
synchronem und ripple-carry Zaehler.
Die abenteuerlichen Resetschaltungen, die dem ein oder anderen hier 
wahrscheinlich vorschweben, haben auch nix mit synchronem Zaehlerentwurf 
zu tun.

Gruss
WK

Stefanus F. schrieb:
> Dergute W. schrieb:
>> Die abenteuerlichen Resetschaltungen, die dem ein oder anderen hier
>> wahrscheinlich vorschweben, haben auch nix mit synchronem Zaehlerentwurf
>> zu tun.
>
> Macht nichts, denn außer Dir hat niemand einen synchronen Zähler
> angefordert.

Lies nochmal die Aufgabenstellung.

Das riecht verdammt nach Stümperdesign als Lösung. Der 74HC193 ist so 
ziemlich die schlechteste Variante, der hat nur asynchrone Preset und 
Reset. Führt man einfach nur die Ausgänge zurück, ist nicht garantiert, 
daß die Mindestpulslänge erreicht wird.
Die einzig saubere Lösung ist daher, mit 2 74HC00-Gattern einen RS-FF zu 
bauen, der den Presetpuls bis zur steigenden Taktflanke verlängert.

Oder man nimmt gleich Zähler mit synchronem Preset, z.B. 74HC161. Dann 
braucht man keine extra Gatter zur Verkürzung.

Ich hatte mal nen CD4024 mit nem AND-Gatter verkürzt, hat natürlich 
nicht zuverlässig funktioniert. Ich hab dann noch ein RC-Glied vor dem 
Resetpin eingefügt, um den Puls zu verlängern (Platine war schon 
fertig). Solche Edelbastlerlösungen sind natürlich nicht zur Nachahmung 
empfohlen.

Thomas schrieb:
> 74xx192 schon seit vielen Jahren nicht mehr erhältlich
> ist.

Die sind Lagerware, z.B.:
https://de.farnell.com/texas-instruments/cd74hc192e/z-hler-vervielfacher-teiler/dp/1470794

Moin,

Thomas schrieb:
> Ja und wo ist das Problem?

Naja, wie waers denn, wenn der Fahrlehrer in der Fahrschule sagt: OK, es 
gibt zwar sowas wie Einbahnstrassen, aber - naja, also wenn der Kiosk 
mit den Kippen nah am Ende ist, kann man da ruhig auch mal verkehrt rum 
reinfahren, da passiert schon nix, das machen eh' viele...
Was sagt sowas ueber die Qualitaet der Ausbildung aus?

Gruss
WK

Ich hab noch irgendwo 2 Stück MH7492 rumliegen.
7492 + 7490, fertig ist der 1:60 Teiler.

Matthias S. schrieb:
> Marc V. schrieb:
>> Zähler Nr.1 resetet sich bei jedem zehntem Impuls und sendet dabei
>>  einen Impuls zum Zähler Nr.2.
>
> Nö. Der in der Aufgabe benannte 74HC193 ist nicht der BCD Typ, sondern
> der volle 4-Bit Zähler. Er resettet sich auch nicht, sondern läuft beim
> Übergang von 15 nach 16 einfach über und fängt damit wieder bei 0 an,

 Noch einer der nichts versteht.
 Der erste 74HC193 kriegt durch NAND1 (Q3 AND Q1) -> NAND2 beim
 Übergang von 9 auf 10 einen Reset Impuls. Dieser Reset Impuls clockt
 gleichzeitig den zweiten 74HC193 welcher durch NAND3(Q2 AND Q1) ->
 NAND4 beim Übergang von 5 auf 6 auch einen Reset Impuls erhält.

Moin,

>>74LS192, 7492, 7490...

Ja, und ich hab' vor >40 Jahren meine ersten Quarze aus alten 
Farbfernsehern ausgeschlachtet, und natuerlich aus 4040 und 4068 et.al. 
einen Teiler durch 4433619 gebaut, um 1Hz zu erzeugen. Und es war eine 
Shicerechnerei, denn ich hatte noch keinen Taschenrechner, also musste 
ich 4433619 von Hand ins Dualsystem umrechnen. Da kam dann oefter mal 
was unterschiedliches raus. Aber irgendwann hat das Ding auch 
funktioniert und ich kenne heute noch die Zahl auswendig (und weiss 
mittlerweile, dass die echte PAL-Hilfstraegerfrequenz 0.25 Hz tiefer 
liegt, was
heute ungefaehr so wichtig ist, wie wenn man Feuer mit einem Feuerstein 
machen kann oder ein Mammut mit einem Faustkeil erschlagen).

Trotzdem hat mir dann vor 30 Jahren ein Prof. in der 
Digitaltechnikvorlesung erklaert, warum solche Zaehler kacke sind und 
man sie nicht bauen sollte. Und wir haben diesbezueglich auch sicher 
keinen Praktikumsversuch mit so einer verhauten Schaltung machen 
muessen.
Und tatsaechlich bin ich zur Ueberzeugung gelangt, dass er Recht hatte. 
Obwohl mein und auch viele andere Zaehler weltweit trotzdem meistens 
funktionieren. Aber manchmal halt auch nicht.

Gruss
WK

Marc V. schrieb:
> Yalu X. schrieb:
>> c-hater schrieb:
>>> Yalu X. schrieb:
>>>
>>>> Das ist, wenn man etwas zum ersten Mal macht, ganz normal.
>>>
>>> Ach, hör' doch auf. Der Kerl hat etliche Vorlesungen zu dem Thema
>>> gehabt, BEVOR er diese Aufgabe gestellt bekam.
>>
>> Natürlich. Aber es wäre eine schlechte Hochschule, wenn nur Aufgaben
>> gestellt würden, die bis ins letzte Detail bereits in der Vorlesung
>> durchgekaut wurden.
>> ...
>
>  Daß das Binärsystem durchgekaut wurde, ist sehr stark anzunehmen.
>  Wie die Q0...Q3 Ausgänge bei 10 und wie bei 6 aussehen, sollte dem
>  TO auch bekannt sein.

Ich dachte ursprünglich, dass die Aufgabe wegen der Forderung nach
synchroner Arbeitsweise möglicherweise nicht ganz so leicht ist wie von
dir beschrieben. Dass sie dadurch nicht nur schwieriger, sondern sogar
unlösbar wird, wurde mir erst später bewusst, als ich einen Blick in das
das Datenblatt warf.

Als ich noch zur (Hoch-)Schule ging, habe ich solche Aufgaben gehasst
wie die Pest, weil nie ganz klar ist, ob es sich um eine Fangfrage
handelt, oder ob der Aufgabensteller einfach nur geschlampt hat.

Stefanus F. schrieb:
> Jörg R. schrieb:
>> Du verwechselst stänkern mit der Wahrheit.
>
> Die Wahrheit ist keine Entschuldigung dafür, ausfallend zu werden und
> Leute zu beleidigen.
>
> Kennst du den Satz "Wer schreit, hat kein Recht"? Das gilt ebenso für
> "Wer beleidigt, hat kein Recht". Niemand hat das Recht, andere zu
> beleidigen. Weder die Dummen, noch die Doofen und schon gar nicht die
> Behinderten, Schwule, Lesben, Ausländer, Elektroniker, C-Hater,
> C-Programmierer und weitere Minderheiten.

Du hast schon bessere Kommentare abgeben. Und erzähle mir nicht dass du 
noch niemals! jemanden beleidigt hast. Aber wenn es dich beruhigt, ich 
finde c-hater hat in Teilen seiner Kommentare recht. Deine oben 
aufgeführte Auflistung verstehe ich dagegen überhaupt nicht.

Yalu X. schrieb:
> Ich dachte ursprünglich, dass die Aufgabe wegen der Forderung nach
> synchroner Arbeitsweise möglicherweise nicht ganz so leicht ist wie von
> dir beschrieben. Dass sie dadurch nicht nur schwieriger, sondern sogar
> unlösbar wird, wurde mir erst später bewusst, als ich einen Blick in das
> das Datenblatt warf.

 Daß die Aufgaben manchmal sich selbst widersprechen, ist gar nicht mal
 so selten.
 Mit 2 (ob synchron oder asynchron ist vorerst egal) 4-bit Zählern
 einen synchronen 6-bit Zähler zu machen, ist ein Beispiel par
 excellence für so etwas - es geht einfach nicht.

 Und selbst sogenannte synchrone Zähler sind in Wirklichkeit nicht
 synchron, da der Ausgang von jedem FF (über Logic Gatter) an den
 Eingang von nächstem FF geht - auch wenn alle FFs einen gemeinsamen
 Takt haben, wird Q0 schneller umschalten als Q3.

 Ist alles eine Frage der definierter Geschwindigkeit bzw.
 Verzögerung...

Josef schrieb:
>> wird Q0 schneller umschalten als Q3.
>
> Nein.

 LOL.
 Doch.

 Synchron bezieht sich nur auf den Takt, nicht auf die Umschaltzeit.

 Beim Synchronzähler liegt zwar an allen FFs der gleiche Takt, aber
 Q1 muss doppelt so langsam umschalten wie der Q0 wozu zusätzliche
 logische Gatter notwendig sind, die sowohl von Takt aber auch von
 vorhergehendem FF gesteuert werden.

 Deswegen schaltet Q0 immer als erster, die anderen haben eine
 Verzögerung die von der Durchlaufzeit des FF und der Gatter abhängt.

Moin,

Marc V. schrieb:
> aber
>  Q1 muss doppelt so langsam umschalten wie der Q0 wozu zusätzliche
>  logische Gatter notwendig sind, die sowohl von Takt aber auch von
>  vorhergehendem FF gesteuert werden.

Ich wuerd' meine Frage gerne wissenschaftlicher formulieren, klappt aber 
nicht - also:

Hae? Watt?

Gruss
WK

Dergute W. schrieb:
> Ich wuerd' meine Frage gerne wissenschaftlicher formulieren, klappt aber
> nicht - also:
>
> Hae? Watt?

 Solange irgendein FF-Eingang von vorhergehendem FF-Ausgang abhängt,
 können die beiden nie synchron sein, auch wenn der Takt gemeinsam ist.

 FF1 benötigt nur Takt zum umschalten, FF2 benötigt aber zusätzlich
 Q0, FF3 benötigt Q0 und Q1, FF4 benötigt Q0, Q1 und Q2 zum umschalten.

 Und du meinst, daß das alles synchron abläuft?

Marc V. schrieb:
> FF1 benötigt nur Takt zum umschalten, FF2 benötigt aber zusätzlich Q0

FF2 benötigt aber Q0 aus der aktuellen Taktperiode. Wenn die nächste
Taktflanke eintrifft, haben die Eingänge der FFs bereits den richtigen
Logikpegel, so dass mit der Taktflanke tatsächlich alle FFs gleichzeitig
umschalten. Keines der FFs wartet auf das Umschalten eines anderen FFs,
alle warten nur auf die gemeinsam genutzte Taktflanke.

Natürlich darf das Umschalten der FFs zusammen mit der Kombinatorik zur
Generierung der Eingangssignale der einelnen FFs nicht länger als eine
Taktperiode dauern, sonst stolpert der Zähler.

Beim 74x193 sind die Takte nicht direkt mit den FF-Takteingängen
verbunden, was ja auch gar nicht geht, weil es einen UP- und einen
DOWN-Takt gibt. Die Kombinatorik vor den Takteingängen ist aber für alle
4 FFs zweistufig, so dass der Takt gleichstark verzögert wird. Da das
erste FF eine Logikstufe weniger braucht als die anderen, sind dort
Puffer zum Ausgleich der Verzögerungszeit eingefügt.

Beim der Kaskadierung zweier 74x193 wird der Takt allerdings zusätzlich
um eine NAND-Laufzeit verzögert, so dass der entstehende 8-Bit-Zähler
nicht mehr perfekt synchron ist.

Moin,

Jaaa, die Geschichte der synchronen Zaehler ist eine Geschichte voller 
Missverstaendnisse <Binde mit blauer Ersatzfluessigkeit ausdrueck'>

Also: ich halte z.B. so einen Apparat hier fuer einen Synchronzaehler.

1

.

2

3

                       clk

4

                        |

5

     +--------+    +---------+

6

  +--|A0    D0|----|D0  V  Q0|--- A0 --+

7

  +--|A1    D1|----|D1     Q1|--- A1 --+

8

  +--|A2    D2|----|D2     Q2|--- A2 --+

9

  +--|A3    D3|----|D3     Q3|--- A3 --+

10

  +--|A4    D4|----|D4     Q4|--- A4 --+

11

  +--|A5    D5|----|D5     Q5|--- A5 --+

12

  |  +--------+    +---------+         |

13

  |                                    |

14

  +-----------------/------------------+

15

                    6

16

17

 ROM, z.b. 2716     D-FFs, z.b. 74ls374

Der koennte jetzt z.b. so wie in der Aufgabenstellung gefordert, von 
0..59 binaer hochzaehlen, wenn im ROM sowas stehen wuerde:

1

Adress:   Data:

2

000000    000001

3

000001    000010

4

000010    000011

5

000011    000100

6

000100    000101

7

000101    000110

8

000110    000111

9

000111    001000

10

...       ...

11

...       ...

12

111010    111011

13

111011    000000

14

-"illegal states" ---------------------

15

111100    000001

16

111101    000000

17

111110    000001

18

111111    000000

Nachdem alle Flipflops an der selben CLK-Leitung haengen, erwarte ich im 
Gegensatz zu Marc V., dass die auch synchron schalten.
So, und wenn einen das ROM arg stoert, weil man's nicht hat, sondern 
dafuer einen Haufen Gatter einsetzen will, dann muss man halt fuer die 
einzelnen Datenausgaenge jeweils z.B. per KV-Diagramm oder sonstwie die 
"Wahrheitstabelle" aufstellen.
Durch scharfes Hingucken und weil die eigentlich nicht zulaessigen 
Zustaende 60..63 grad' "zufaellig" so sind, kann man z.b. feststellen, 
dass D0 = not(A0). Also schoen simpel.
Die Gleichungen fuer die anderen D1..D5 sind nicht mehr so simpel, aber 
durchaus noch machbar.
Das einzige was dabei schief gehen kann ist, dass die Daten, die durch 
den Haufen Gatter druchrumpeln muessen, nicht mehr rechtzeitig zur 
naechsten CLK Flanke stabil genug fuers Flipflop anstehen. Das darf 
nicht passieren, sonst zaehlt der Zaehler natuerlich falsch. Aber die 
Daten duerfen natuerlich unterschiedlich lange durch das Schaltnetz 
brauchen, die muessen nicht alle gleichzeitig stabil an den FFs 
anliegen, sondern es reicht, wenn sie zur naechsten aktiven Flanke des 
Takts stabil sind.

Gruss
WK

Stefanus F. schrieb:
> Unter (tpd propagation delay) angegeben, dass der Reset mit maximal 40ns
> Verzögerung (bei 4,5V 15°C) am Ausgang erscheint. Also spätestens nach
> 40ns   ist der Reset-Impuls beendet weil sich der Zählerstand bis dahin
> geändert hat.

 Ja, nur musst du die Ausgänge die Reset generieren mit NAND auswerten,
 das sind 10ns, plus ein invertierendes NAND, das sind nochmal 10ns.
 Wenn die Ausgänge richtig stehen, dauert es 20ns bis zum Reset Impuls,
 weitere 40ns bis der Reset Impuls die Ausgänge auf Null setzt, ergibt
 60ns Resetdauer insgesamt.

Yalu X. schrieb:
> FF2 benötigt aber Q0 aus der aktuellen Taktperiode. Wenn die nächste
> Taktflanke eintrifft, haben die Eingänge der FFs bereits den richtigen
> Logikpegel,

 Richtig, mein Fehler, Flankengesteuert, entschuldigung.

Wie aufwendig Synchronzähler sein können, ist gut am alten Datenblatt 
des SN74AS867 zu sehen, in dem die Innenschaltung abgebildet ist.
Dieser Baustein wäre ideal, ist aber in der Aufgabe nicht erlaubt. Gibt 
ihn auch schon lange nicht mehr.

Stefanus F. schrieb:
> Ich denke, hier ist ein völlig anderer Lösungsansatz gefordert.
> Vermutlich einer, der die Daten-Eingänge verwendet und nicht den
> Master-Reset Eingang.

Beim '193 sind set und reset asynchron. Ist also egal, ob du das linke 
oder das rechte Haeufchen aufessen musst :-)


Matthias S. schrieb:
> Wie aufwendig Synchronzähler sein können, ist gut am alten Datenblatt
> des SN74AS867 zu sehen, in dem die Innenschaltung abgebildet ist.

Ja, deshalb kam von mir auch das Schaltbild mit dem ROM statt dem 
Gatterfriedhof. Den kann doch auch beim '193er keiner wirklich ernsthaft 
auf nuechternen Magen nachvollziehen.

Gruss
WK

Matthias S. schrieb:
> Wie aufwendig Synchronzähler sein können, ist gut am alten Datenblatt
> des SN74AS867 zu sehen, in dem die Innenschaltung abgebildet ist.
> Dieser Baustein wäre ideal, ist aber in der Aufgabe nicht erlaubt. Gibt
> ihn auch schon lange nicht mehr.

Dafür ist 74LS00 erlaubt, und ich vermute, auch mehrere davon ...

Stefanus F. schrieb:
> Percy N. schrieb:
>> Dafür ist 74LS00 erlaubt, und ich vermute, auch mehrere davon ...
>
> Ich habe einen Vorschlag: Lasse den 74193 ungenutzt am Rande liegen und
> baue die ganze Schaltung aus Nand Gattern auf. :-)

Ja, so war's gemeint, aber man kann den 193 sicherlich auch wirkungsarm 
mit verschalten.

Naja, ich vermute schon, das der Aufgabensteller das mit den 2 
Synchronzählern in Kaskade schon so meint und das er einfach die Ripple 
Eigenschaft von Zähler 1 zu Zähler 2 ignoriert.
Die Verwendung der kunterbunten Mischung der Logikfamilien spricht schon 
dafür, das er keine produktionsreife Lösung, sondern nur ein wenig 
Digitallogik sehen will - und das er eine uralte Aufgabe einfach nur 
wieder vorlegt, ohne sie mal zu hinterfragen.
Wenn ich der TE wäre, würde ich vermutlich aus lauter Gemeinheit mal 
74HCT00 oder 74HCT20 im Schaltplan zeichnen und schauen, ob das 
angekreidet wird.

Dergute W. schrieb:
> Jaaa, die Geschichte der synchronen Zaehler ist eine Geschichte voller
> Missverstaendnisse

Oder auch : "Alle 11 Minuten stellt ein Dozent eine völlig veraltete 
Aufgabe" :-P

Stefanus F. schrieb:
> Marc V. schrieb:
>> ergibt  60ns Resetdauer insgesamt.
>
> Du kommst auf maximal 60ns - gut. War wir brauchen, ist aber die
> minimale Laufzeit, und die ist unklar.

 Minimum pulse width für MR beträgt 20ns, typisch 9ns bei 4,5V.
 Mit 2 NAND-Gattern dürfte das Ganze ohne Probleme funktionieren.

 P.S.
 Obwohl die ganze Diskussion schon OT ist...

Matthias S. schrieb:
> Wie aufwendig Synchronzähler sein können, ist gut am alten Datenblatt
> des SN74AS867 zu sehen, in dem die Innenschaltung abgebildet ist.
> Dieser Baustein wäre ideal, ist aber in der Aufgabe nicht erlaubt. Gibt
> ihn auch schon lange nicht mehr.

Ja des mutet an wie so eine Art "Carry Lookahead".
Vor allem sind Verschaltungen von dem auch synchron.
Bei unserem MIPS TTL Rechner läuft der als 32Bit Programcounter.
Den gibts aber noch als NOS von den Ammis.

karadur schrieb:
>
> Ist aus dem "TTL Kochbuch" von TI.

Der Titel klingt arg nach Don Lancaster, vgl 'RTL Cookbook', 'TTL 
Cookbook' und 'CMOS Cookbook'.

Ja, Haseloff et al., schon klar. Ziemlich dreist ...

Stefanus F. schrieb:
> Reichelt hat den 74LS192 auch, aber zu einem verblüffend hohen
> Preis. Vielleicht bekommt man den in Goldfolie verpackt.

In HC kostet der aber auch nur .51 €.

Anbei mal ne saubere Lösung mit RS-FF ohne Verletzung von Timings.
Der Ausgangspuls lädt mit 59 vor und dann wird bis 0 runtergezählt.

Moin,

Dr. Sommer schrieb:
> wenn man die Aufgabe schon ein wenig modifiziert, dann wäre es doch viel
> sinnvoller, aus "beim sechzigsten" "beim sechzehnten" zu machen....

Ja, oder warum nicht abaendern in: Es ist ein synchroner, vorwaerts 
laufender Motor zu entwickeln, dessen Wicklungstemperatur auf 60°C 
ansteigt.
Mir scheint, da werden hier weniger Leute ein Problem damit haben, als 
tatsaechlich einen echten synchronen Zaehler zu entwerfen ;-)

SCNR,
WK

Dr. Sommer schrieb:
> ich kann es nicht.

Ja, die Aufgabe ist Schwachsinn.

Die 74HC192/193 sind nur intern synchron, aber nicht synchron 
kaskadierbar.
Ich hatte mal einen Impulszähler (Fremdentwicklung), der hat sich 
manchmal um 15 oder 255 Pulse verzählt. Grund war das asynchrone 
Gate-Signal und kaskadierte 74HC193. Dann konnte es passieren, daß der 
erste 193 noch genügend breite Pulse bekam, aber dessen Überlaufpuls zu 
schmal für den nächsten 193 war.

Peter D. schrieb:
> Die 74HC192/193 sind nur intern synchron, aber nicht synchron
> kaskadierbar.
Und vor allem: nicht synchron zurücksetzbar. Denn ein synchroner Zähler 
würde bis 59 zählen, diesen Zählerstand erkennen und den Zähler mit dem 
nächsten Taktimpuls zurücksetzen.

Moin,

Günter Lenz schrieb:
> Warum sollte das mit einem 74HC193 nicht gehen?

Weil man mit einem 4 bit Zaehler nicht bis 60 zaehlen kann und 2 
kaskadierte '193er nicht mehr synchron sind.

Günter Lenz schrieb:
> Den 74HC193 kann man doch voreinstellen.
Ja, genauso unsynchron, wie man ihn auch rueckeinstellen kann. Mit genau 
den selben Dreckeffekten, wie wenn man aus einem bestimmten Zaehlerstand 
ein Set/Resetsignal decodiert und nicht sicher sein kann, ob's Timing 
zufaellig reicht, um beide Zaehler komplett zu resetten/setzen. Bei 
beidem exakt die gleiche Shice.

Langsam moecht' ich zu gerne wissen auf welcher integrativen 
Gesamthochschule fuer Genderingenieurwesen mit Fachrichtung 
Ausdruckstanz diese Aufgabe gestellt wurde und waere gerne dabei, wenn 
die Musterloesung diskutiert wird.

Gruss
WK