Hallo,
ich habe hier ein paar Boards mit Kintex Fpga die per LVDS miteinander
kommunizieren.
Beim Empfänger gehen dabei die LVDS-Signale direkt an FPGA Pina mit
aktivierter interner Terminierung (DIFF_Term). Sonst nichts d.h. keine
AC-kopplung, Puffer oder dergleichen.
Unglücklicherweise kann es sein, dass das EmpfängerBoard ausgeschaltet,
die Senderseite aber aktiv ist. Durch die ESD Dioden würde der Empfänger
aus dem Signal fremdgespeist (backpowering, hat im Idealfall nix mit
Backen zu tun).
Laut Datenblatt und einiger AR# bin ich der Meinung, dass die Dioden den
geringen Strom von LVDS mit typisch 3 ma (Datenblatt 10 mA max)
unbegrenzt aushalten sollten. Die Bank würde davon angehen und da die
High Spannung von LVDS (~ 1.45 V) unter der maximalen Bankspannung liegt
wäre das auch kein Problem.
Hat jmd praktisch Erfahrungen wie robust die Pins der 7er Serie
bezüglich backpowering/reverse powering sind?
Nein, keine Ahnung, aber ich rate mal, dass da irgendwo ein Denkfehler
ist.
ESD-Dioden sind immer aktiv. Ein Strom, der von der Quelle in die Senke
getrieben würde, müsste immer ein Problem machen, weil der
Eingangswiderstand der Folgestufe ganz sicher nicht gering genug ist,
den aufzunehmen.
Dasselbe gilt für die Spannung! Nur, wenn diese ausserhalb des
Spannungsbereiches angefahren werden, nehmen die überhaupt Strom auf.
Ich sehe also das Problem nicht, lasse mich aber gerne aufklären, dass
bei FPGA-Bausteinen irgendwelche Sonderschaltungen verbaut sind.
Analogmann schrieb:> Nein, keine Ahnung, aber ich rate mal, dass da irgendwo ein> Denkfehler ist.>> ESD-Dioden sind immer aktiv. Ein Strom, der von der Quelle in die Senke> getrieben würde, müsste immer ein Problem machen, weil der> Eingangswiderstand der Folgestufe ganz sicher nicht gering genug ist,> den aufzunehmen.> Dasselbe gilt für die Spannung! Nur, wenn diese ausserhalb des> Spannungsbereiches angefahren werden, nehmen die überhaupt Strom auf.>> Ich sehe also das Problem nicht, lasse mich aber gerne aufklären, dass> bei FPGA-Bausteinen irgendwelche Sonderschaltungen verbaut sind.
Ich meinte natürlich nicht dass die Dioden irgendwie inaktiv wären.
Aber die Bank des FPGA benötigt im backpower Modus nur ungefähr 2 mA.
Sobald die Kapazitäten der eigentlichen Spannungsversorgung der Bank
geladen sind, wäre das also kein Problem. Das Laden etc. wäre bei LVDS
wie gesagt strombegrenzt auf ~ 4 mA, aber evtl bei z.B. 1.8 V LVCMOS
gefährlich da mit > 10 mA.
Man muss natürlich auch auf eventuelle andere Verbraucher die ebenfalls
an dieser abgeschalteten Spannungsversorgung hängen achten. Die erhöhen
den Strombedarf und können mit backpowern große Probleme haben (z.B.
Linearregler mögen oft Vout > Vin überhaupt nicht).
Keiner irgendwelche Erfahrungen oder dergleichen?
Strawberry schrieb:> Laut Datenblatt und einiger AR# bin ich der Meinung, dass die Dioden den> geringen Strom von LVDS mit typisch 3 ma (Datenblatt 10 mA max)> unbegrenzt aushalten sollten.
Aus welchem Punkt im Datenblatt entnimmst du den Strom den die Dioden
dauerhaft können. Sowas wird normalerweise nicht spezifiziert.
Im Endeffekt redet man von 2mW auf der Fläche der ESD Dioden, keine
Ahnung wie groß die sind. Sollten die aber eigentlich abkönnen.
Strawberry schrieb:> wie robust die Pins der 7er Serie> bezüglich backpowering/reverse powering sind
Das ist weniger ein Problem der Pins, sondern dass die entsprechende
Rail über diese Diode dann versorgt und hochgezogen wird (natürlich nur
soweit es geht). Das kann (muss aber nicht) zu merkwürdigem Verhalten
führen.
... womit sich die Frage stellt, ob dies eine gesunde design Strategie
ist, Teile einer Schaltung totzulegen, ohne den Steuerteil tot zu legen.
Was mich noch bewegt: Wie sieht diese Verschaltung aus, wenn da keine
Serienterminierung dazwischen steckt. Geht das gfs über einen Stecker,
oder was?
Weltbester FPGA-Pongo schrieb im Beitrag #5865617:
> ... womit sich die Frage stellt, ob dies eine gesunde design Strategie> ist, Teile einer Schaltung totzulegen, ohne den Steuerteil tot zu legen.>> Was mich noch bewegt: Wie sieht diese Verschaltung aus, wenn da keine> Serienterminierung dazwischen steckt. Geht das gfs über einen Stecker,> oder was?
Natürlich wird nichts einfach aus Spaß stillgelegt. Es geht um
verschiedene Geräte die über Kabel verbunden werden, per LVDS
miteinander kommuzieren, aber nicht sichergestellt werden kann, dass
dabei beide mit Strom versorgt sind.
Es gibt keine externe Serien/Abschlusswiderstände, sondern es wird nur
die auf dem Chip aktivierbare 100 Ohm Terminierung verwendet. Diese ist
erst nach dem "Hochfahren", also Spannungen anlegen und Bitstream
flashen, vorhanden.
_
Nach meinen bisherigen Nachforschungen glaube ich Folgendes verstanden
zu haben:
Nahezu alle Pins haben Dioden gegen Versorgungsspannung und Masse.(z.B.
mögen viele LDOs V_out > V_in nicht).
Die maximale Betriebsspannung für HR Bänke ist 3.6 V und 2.0 V für HP
Bänke
Für HP Bänke sollte außerdem eingehalten werden, dass nur für kurze Zeit
(~800 ms) die Spannung VCCAUX um 2.625 V niedriger ist als die
Bankspannung VCCO. Dadurch wird bei ausgeschaltetem Gerät und VCCAUX = 0
V die maximale Spannung die sich durch Backpowering an den Bänken
einstellt auf 2.625 reduziert (von den zuvorgenannten 3.6 V).
Jede Diode kann maximal 10 mA und in die Bank sollten insgesamt maximal
200 mA fließen
(https://www.xilinx.com/support/documentation/data_sheets/ds182_Kintex_7_Data_Sheet.pdf,
Seite 3, I_In)
Sehr interessant zu dem Thema ist
https://www.xilinx.com/support/answers/45985.html
Eine backgepowerte Bank verbraucht ~ 2 mA und kann ohne den Rest des
FPGAs betrieben werden (Forenthreads die ich gerade nicht parat habe).
Im oben angeführten Datenblatt wird die Frage nach dem Zeitraum über den
die Dioden mit höheren Spannungen betrieben werden können (z.B.
Overshoot durch Signalreflektionen etc.) auch noch weiter spezifiziert.
Im normalen Betrieb mit Signalen (ohne Backpowering) wird das unter
AC-Overshoot charakterisiert
(https://www.xilinx.com/support/documentation/data_sheets/ds182_Kintex_7_Data_Sheet.pdf,
Seite 4/Table 4 bzw. Seite 5/Table 5).
Zusammenfassend ist mein Eindruck:
Backpowering wird nicht empfohlen, ist aber kein Problem, wenn die
Dioden nicht überlastet werden und die sich einstellende Spannung unter
2.0 bzw. 2.625 V liegt.
Wichtig ist die Betrachtung des fließenden Stromes und was evtl. sonst
noch so an der nun fremdgespeisten Versorgungsspannung hängt.
Strawberry schrieb:> Es geht um> verschiedene Geräte die über Kabel verbunden werden, per LVDS> miteinander kommuzieren, aber nicht sichergestellt werden kann, dass> dabei beide mit Strom versorgt sind.
Wenn Du die Signale mit einer gleichspannungsfreien Kodierung versiehst
(z.B. 8B10B), kannst Du kapazitive Kopplung vorsehen.
So wird das u.a. bei SFP-Kupferkabeln gemacht (letzte Seite, unten):
http://www.hamburgnet.de/products/mellanox/Cables_10Gbs_Passive_SFP+.pdf
Duke
Duke Scarring schrieb:> Wenn Du die Signale mit einer gleichspannungsfreien Kodierung versiehst> (z.B. 8B10B), kannst Du kapazitive Kopplung vorsehen.
Und falls die extra Bits nicht zur Verfuegung stehen, waere ein
Scrambling Verfahren noch eine Option. Idealerweise
selbstsynchronisiert.
