Fragen zur PLL im Artix7, Mimimale Eingangs-Frequenz = 10MHz?

[Matze (Gast)]

Hallo zusammen,

Weiß jeman vielleicht ob es ein Problem ist, wenn man die PLL in einem 
Atrix7 von extern über einem CLK-Capable-Pin mit nur 10MHz beaufschlagt 
um dadurch 20 und 50MHz unf 100MHz zu erzeugen?

Also die Frage ist im Wesentlichen am 10MHz Eingang nicht zu gering 
sind?

Sehe ich es richtig, dass hier:
https://www.xilinx.com/support/documentation/data_sheets/ds181_Artix_7_Data_Sheet.pdf

Auf Seite 38 die Minimale Frequenz mit 10MHz spezifiziert wird?

Also sind 10MHz OK?

Grüße und vielen Dank für eure Antworten :)

[Samuel C. (neoexacun)]

Sind 10MHz mindestens 10MHz?

[Vancouver (Gast)]

Ja, die Artix7-PLL funktioniert zuverlässig mit 10Mhz refclk. Ob du 
damit die gewünschten Frequenzen erzeugen kannst, hängt davon ab, ob die 
entsprechenden Multiplier und Divider einstellbar sind. Da hilft nur der 
Blick ins Datenblatt.

[Tim (Gast)]

am einfachsten ist es, wenn du im Wizard probierst diese Frequenz 
einzustellen.

Im Datenblatt muss man an den Grenzen echt aufpassen, ob vielleicht 
jener Speedgrade nicht unterstützt ist.

[PLL (Gast)]

Auf Seite 40 (Table 38) steht aber PLL_FINMIN = 19 MHz

[Samuel C. (neoexacun)]

Jau, die PLL braucht 19MHz. Dem MMCM reichen auch 10MHz.

[Duke Scarring (Gast)]

PLL schrieb:
> Auf Seite 40 (Table 38) steht aber PLL_FINMIN = 19 MHz
Das ist schon seit Generationen so :-(
Wäre zu schön gewesen, das man das FPGA einfach mit der Laborreferenz 
(10 MHz) und allen Messgeräten synchronisieren könnte.

Duke

[Tobias B. (Firma: www.elpra.de) (ttobsen)]

Duke Scarring schrieb:
> Wäre zu schön gewesen, das man das FPGA einfach mit der Laborreferenz
> (10 MHz) und allen Messgeräten synchronisieren könnte.

Das geht doch, wenn die MMCM 10 MHz kann? Dann nimmst du die MMCM und 
falls du wirkich ne PLL brauchst, dann multiplizierst mit der MMCM erst 
hoch und gehst dann in die PLL.

[Vancouver (Gast)]

Ja, ihr habt recht. Ich habe in einem Artix-Projekt einen 10Mhz-Clock 
verwendet und daraus andere Frequenzen abgeleitet, aber dazu keine PLL 
verwendet, sondern eine MMCM. Die PLL braucht mindestens 19MHz als 
RefClk. Mein Fehler, sorry.

Laut Xilinx bildet die PLL einen Subset der MMCM. Da stellt sich die 
Frage, wozu man überhaupt noch PLLs braucht. Selbst als Jittercleaner 
ist die MMCM besser geeignet als eine PLL.

Siehe 
https://www.xilinx.com/support/documentation/user_guides/ug472_7Series_Clocking.pdf 
Seite 65ff.

[Samuel C. (neoexacun)]

Ich würde mal schätzen, dass PLLs einfach billiger sind.

[Duke Scarring (Gast)]

Vancouver schrieb:
> Laut Xilinx bildet die PLL einen Subset der MMCM. Da stellt sich die
> Frage, wozu man überhaupt noch PLLs braucht. Selbst als Jittercleaner
> ist die MMCM besser geeignet als eine PLL.
Wenn ich das richtig sehe, steckt im MMCM auch eine PLL drin...