Fragen zur PLL im Artix7, Mimimale Eingangs-Frequenz = 10MHz?

Ja, die Artix7-PLL funktioniert zuverlässig mit 10Mhz refclk. Ob du 
damit die gewünschten Frequenzen erzeugen kannst, hängt davon ab, ob die 
entsprechenden Multiplier und Divider einstellbar sind. Da hilft nur der 
Blick ins Datenblatt.

am einfachsten ist es, wenn du im Wizard probierst diese Frequenz 
einzustellen.

Im Datenblatt muss man an den Grenzen echt aufpassen, ob vielleicht 
jener Speedgrade nicht unterstützt ist.

Auf Seite 40 (Table 38) steht aber PLL_FINMIN = 19 MHz

PLL schrieb:
> Auf Seite 40 (Table 38) steht aber PLL_FINMIN = 19 MHz
Das ist schon seit Generationen so :-(
Wäre zu schön gewesen, das man das FPGA einfach mit der Laborreferenz 
(10 MHz) und allen Messgeräten synchronisieren könnte.

Duke

Ja, ihr habt recht. Ich habe in einem Artix-Projekt einen 10Mhz-Clock 
verwendet und daraus andere Frequenzen abgeleitet, aber dazu keine PLL 
verwendet, sondern eine MMCM. Die PLL braucht mindestens 19MHz als 
RefClk. Mein Fehler, sorry.

Laut Xilinx bildet die PLL einen Subset der MMCM. Da stellt sich die 
Frage, wozu man überhaupt noch PLLs braucht. Selbst als Jittercleaner 
ist die MMCM besser geeignet als eine PLL.

Siehe 
https://www.xilinx.com/support/documentation/user_guides/ug472_7Series_Clocking.pdf 
Seite 65ff.

Vancouver schrieb:
> Laut Xilinx bildet die PLL einen Subset der MMCM. Da stellt sich die
> Frage, wozu man überhaupt noch PLLs braucht. Selbst als Jittercleaner
> ist die MMCM besser geeignet als eine PLL.
Wenn ich das richtig sehe, steckt im MMCM auch eine PLL drin...