Clock capable IO auch als Ausgang?

OP #5871592
Hallo,
ich möchte einen Hyperram Stein anschließen und der braucht eine 
differentielle Clock. Jetzt hat das FPGA MRCC und SRCC. Diese habe ich 
bisher nur als Eingänge verwendet, aber sollte ich diese IOs auch 
verwenden wenn ich einen Takt ausgeben will? Diese IOs liegen recht 
ungünstig am Package, da würde ich lieber ein normales differentielles 
Pärchen verwenden. Der Takt ist mit maximal 333 MHz auch nicht irre 
hoch, das sollten doch auch normale IOs am Spartan7 schaffen.
(Firma: www.elpra.de) Persönliche Seite #5871643
Nein, wenn du Clocks ausgeben willst, kannst du prinzipiell alle User 
IOs nehmen. Clock geht dann via ODDR Buffer, mit konstant 0 und 1 an 
dessen Eingaengen, nach draussen.

Wenn du Output Delays brauchst, dann kannst du auch ueber einen ODELAY 
gehen und entsprechend konfigurieren, dann brauchst du auch kein ODDR.

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 7 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.