mikrocontroller.net

Forum: FPGA, VHDL & Co. Dual Port ROM IP Core in Quartus Prime Lite 18.1


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
Autor: Yann B. (yann)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich möchte den Dual-Port ROM IP Core von Quartus Prime Lite 18.1 nutzen 
aber es scheint nicht zu funktionieren. Weißt jmd vielleicht warum? Oder 
hat jmd es schon verwenden können?

Nach dem ich den IP Core in IP Catalog gewählt und den Namen der 
"IP-Variation" auch gegeben habe, passiert nichts mehr. Es sollte 
normalerweise den Megawizard öffnen. Aber Der ROM 1-Port funktioniert.

Autor: Markus F. (mfro)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
für die 18.1 gibt es mittlerweile zwei Updates. Hast Du die installiert?

Welche Plattform?

Autor: Yann B. (yann)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Markus,

nee habe ich nicht. Ich wusste nicht bescheid. Kannst mir bitte sagen, 
wo ich diese finden kann und wie ich es installieren soll?

Ich nutze Quartus Prime Lite 18.1 mit dem DE2-115 Board.


Vielen Dank!

: Bearbeitet durch User
Autor: Markus F. (mfro)
Datum:

Bewertung
1 lesenswert
nicht lesenswert
Yann B. schrieb:
> Kannst mir bitte sagen,
> wo ich diese finden kann und wie ich es installieren soll?

Dort, wo Du die ursprünglichen Installationsfiles auch gefunden hast: 
http://fpgasoftware.intel.com/18.1/?edition=lite unter "Updates".

Wie man's installiert, steht im Readme dazu.

Autor: FPGA zum Spass (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Kann dir leider nur sagen das es in der 11.0 Version noch geht.
(nutze auch das DE2-115)


Ansonsten möchte ich dir die Insert Template Funktion ans Herz legen.
Einen Rom kann man sehr einfach inferieren statt ihn zu instantiieren.
Was verschiedene Vorteile hat.

- Hersteller und Bausteinunabhängig
- ohne Herstellerlibrary simulierbar
- "open source", man sieht was es tut
- mit beliebiger Funktion initialisierbar (z.b. Sinuskurve direkt in 
VHDL erzeugt)

Autor: Altera-Nutzer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Yann B. schrieb:
> ich möchte den Dual-Port ROM IP Core

Soll das ein Witz sein oder wie darf ich das verstehen?
Ein ROM ist doch nur eine Speicherfläche, die beliebig UNABHÄNGIG 
instanziiert werden kann, weil sie NIE GEÄNDERT wird.

Nur bei einem RAM ergibt sich die Fragestellung, das auf einem Port zu 
Lesen, was auf einem anderen herein kommt.

Wenn der TE also nicht etwas doch RAM gemeint hat, kann man beliebig 
viele ROMs als Einzelobjekte reinhauen, ohne dass es einen Unterschied 
macht.

>Quartus Prime
In der aktuellen Version 19 von Q scheint es (wieder mal) eine 
Sonderbauform von Speicherflächen zu geben, nämlich das WOM!

Es handelt sich um ein write only memory (eine Fehlverdrahtung im 
Megawizzard, der zwar das Schreiben auf einen FiFo zulässt, aber nichts 
mehr zurückholen kann.

Autor: Samuel C. (neoexacun)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Altera-Nutzer schrieb:
> In der aktuellen Version 19 von Q scheint es (wieder mal) eine
> Sonderbauform von Speicherflächen zu geben, nämlich das WOM!
>
> Es handelt sich um ein write only memory (eine Fehlverdrahtung im
> Megawizzard, der zwar das Schreiben auf einen FiFo zulässt, aber nichts
> mehr zurückholen kann.

Hast du dazu mehr Infos. Das interessiert mich. Wird der Fehler immer 
ausgelöst? Falls nicht, wodurch wird er provoziert?

Autor: Yann B. (yann)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich habe das Problem gelöst, indem ich Quartus aktualisiert habe wie 
Markus oben vorgeschlagen hat. Es kann sein, dass es Bug war und nach 
dem Update geht es.

Dke an Alle.

Autor: FPGA zum Spass (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Altera-Nutzer schrieb:
> Nur bei einem RAM ergibt sich die Fragestellung, das auf einem Port zu
> Lesen, was auf einem anderen herein kommt.

Auch bei einem ROM das in Blocksrams gegossen wird, weil es für LUTs 
zuviel Speicher braucht, macht es durchaus Sinn da 2 Ports dran zu 
nutzen.

Nur bei reinem LUT-ROM wäre es egal.

Autor: Altera-Nutzer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
FPGA zum Spass schrieb im Beitrag #5932396:
> macht es durchaus Sinn da 2 Ports dran zu
> nutzen.

Das macht der Compiler von selber. Der baute sogar früher noch einen 
dritten Anschluss an die RAMs, wenn benötigt.

Autor: FPGA zum Spass (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Altera-Nutzer schrieb:
> sogar früher noch einen
> dritten Anschluss an die RAMs

Altera-Nutzer schrieb:
> kann man beliebig
> viele ROMs als Einzelobjekte reinhauen, ohne dass es einen Unterschied
> macht.

Was denn nun? 2? 3? beliebig viele?

Davon ab, was ist "von selber"?
Ich habe Inferieren vorgeschlagen. Da kann ich beliebig viele 
Lesezugriffe auf das ROM machen und die Synthese baut daraus 
typischerweise (Lezezugriffe / 2) Blockrams.
In wie weit geht denn dein "von selber" da drüber hinaus?

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.