Dual Port ROM IP Core in Quartus Prime Lite 18.1

OP #5930892
Lesenswert?

Hallo,

ich möchte den Dual-Port ROM IP Core von Quartus Prime Lite 18.1 nutzen 
aber es scheint nicht zu funktionieren. Weißt jmd vielleicht warum? Oder 
hat jmd es schon verwenden können?

Nach dem ich den IP Core in IP Catalog gewählt und den Namen der 
"IP-Variation" auch gegeben habe, passiert nichts mehr. Es sollte 
normalerweise den Megawizard öffnen. Aber Der ROM 1-Port funktioniert.
Gast #5931269
Lesenswert?

Kann dir leider nur sagen das es in der 11.0 Version noch geht.
(nutze auch das DE2-115)


Ansonsten möchte ich dir die Insert Template Funktion ans Herz legen.
Einen Rom kann man sehr einfach inferieren statt ihn zu instantiieren.
Was verschiedene Vorteile hat.

- Hersteller und Bausteinunabhängig
- ohne Herstellerlibrary simulierbar
- "open source", man sieht was es tut
- mit beliebiger Funktion initialisierbar (z.b. Sinuskurve direkt in 
VHDL erzeugt)
Gast #5931807
Lesenswert?

Yann B. schrieb:
> ich möchte den Dual-Port ROM IP Core

Soll das ein Witz sein oder wie darf ich das verstehen?
Ein ROM ist doch nur eine Speicherfläche, die beliebig UNABHÄNGIG 
instanziiert werden kann, weil sie NIE GEÄNDERT wird.

Nur bei einem RAM ergibt sich die Fragestellung, das auf einem Port zu 
Lesen, was auf einem anderen herein kommt.

Wenn der TE also nicht etwas doch RAM gemeint hat, kann man beliebig 
viele ROMs als Einzelobjekte reinhauen, ohne dass es einen Unterschied 
macht.

>Quartus Prime
In der aktuellen Version 19 von Q scheint es (wieder mal) eine 
Sonderbauform von Speicherflächen zu geben, nämlich das WOM!

Es handelt sich um ein write only memory (eine Fehlverdrahtung im 
Megawizzard, der zwar das Schreiben auf einen FiFo zulässt, aber nichts 
mehr zurückholen kann.
#5931824
Lesenswert?

Altera-Nutzer schrieb:
> In der aktuellen Version 19 von Q scheint es (wieder mal) eine
> Sonderbauform von Speicherflächen zu geben, nämlich das WOM!
>
> Es handelt sich um ein write only memory (eine Fehlverdrahtung im
> Megawizzard, der zwar das Schreiben auf einen FiFo zulässt, aber nichts
> mehr zurückholen kann.

Hast du dazu mehr Infos. Das interessiert mich. Wird der Fehler immer 
ausgelöst? Falls nicht, wodurch wird er provoziert?
Gast #5932396
Lesenswert?

Altera-Nutzer schrieb:
> Nur bei einem RAM ergibt sich die Fragestellung, das auf einem Port zu
> Lesen, was auf einem anderen herein kommt.

Auch bei einem ROM das in Blocksrams gegossen wird, weil es für LUTs 
zuviel Speicher braucht, macht es durchaus Sinn da 2 Ports dran zu 
nutzen.

Nur bei reinem LUT-ROM wäre es egal.
Gast #5932990
Lesenswert?

FPGA zum Spass schrieb im Beitrag #5932396:
> macht es durchaus Sinn da 2 Ports dran zu
> nutzen.

Das macht der Compiler von selber. Der baute sogar früher noch einen 
dritten Anschluss an die RAMs, wenn benötigt.
Gast #5933401
Lesenswert?

Altera-Nutzer schrieb:
> sogar früher noch einen
> dritten Anschluss an die RAMs

Altera-Nutzer schrieb:
> kann man beliebig
> viele ROMs als Einzelobjekte reinhauen, ohne dass es einen Unterschied
> macht.

Was denn nun? 2? 3? beliebig viele?

Davon ab, was ist "von selber"?
Ich habe Inferieren vorgeschlagen. Da kann ich beliebig viele 
Lesezugriffe auf das ROM machen und die Synthese baut daraus 
typischerweise (Lezezugriffe / 2) Blockrams.
In wie weit geht denn dein "von selber" da drüber hinaus?

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren