Announcement: there is an English version of this forum on Hallo zusammen, nachdem ich mir ein paar dieser Altium Live 2018 angesehen habe, bringt mich ein generelles Thema zum Stirnrunzeln. Rick Hartley: https://www.altium.com/live-conference/altiumlive-2018-annual-pcb-design-summit#The-Extreme-importance-of-PC-Board-Stack-up Er schwört auf Flutung, er hat in seinen gefühlten 500 Jahren nie eine PCB ohne Flutung designed. Er hat Messungen im EMV Bereich hinter sich, man hat das Gefühl da ist was dran. VS Thomas Wischnak: https://www.altium.com/live-conference/altiumlive-2018-annual-pcb-design-summit#Industry-Keynote--The-PCB-Doctor-Returns--Troubleshooting-Your-Designs Dieser sagt genau das Gegenteil, kommt aus dem Automotive Bereich und war ebenfalls wohl öfter in der EMV-Kammer. Er ist der Meinung, GND-Flutungen sind absolut keine gute Idee. So...wie seht ihr das? Gruß, Markus
Es kommt darauf an . . . ;-) Verallgemeinerungen sind immer falsch.
Markus schrieb: > So...wie seht ihr das? Elektronikdesign ist keine Meinungsforschung! Du musst schon selber genug KnowHow in der Birne haben um Dich richtig bezüglich EM Schirmung und Design für Herstellbarkeit zu entscheiden.
Generell ist die HF Impedanz von dünnen Leiterbahnen um ein Vielfaches höher wie die einer großen Massefläche. Deshalb ist im Prinzip eine sorgfältig, dem Design angepaßte Massefläche in fast allen Fällen den Alternativen vorzuziehen. Nur muss man bei zweiseitigen LP aufpassen, daß durch Unterbrechungen keine ungewünschten Gap HF-Resonanzeffekte auftreten. Ideal sind natürlich Multi-Layer LP wo es leichter ist eine minimal unterbrochene Massefläche zu produzieren. Aber diesen Luxus kann man sich (als Hobbyist) nicht immer leisten. Es empfiehlt sich Konzeptmässig immer daran zu denken, daß aller Stromfluß auf der LP durch die Schaltung zurück zur Stromversorgung fließen muss. Das kann bei Mißachtung zu versauten Masseflächen führen. Deshalb muss man darauf achten, daß die hochfrequenten Schaltströme, z.B. bei Schaltreglern durch sternförmige Masse Inseln nicht den Rest der Schaltung verseuchen können und nur auf einen zentralen Punkt mit der Spannungsquelle verbunden sind um strahlende Stromschleifen zu vermeiden. Eine solche Maßnahme isoliert die Störströme vom Rest der Schaltung. In solchen Fällen empfiehlt es sich zueinander störende Stromflüsse durch korrekt eingefügte Trennung von einander zu isolieren so daß alle Ströme getrennt zum Einspeisungspunkt zurück kehren müssen. Damit hat man dann Masseflächen die strategische Trennstellen von einander haben. Es ist manchmal nützlich das Layout auszudrucken um dann mit Rotstift den Stromfluß zu markieren um störende Überkreuzungen und sonstige Sünden leichter zu identifizieren. Was Masseflächen angeht, benötigt man viel Erfahrung um es richtig oder den bestmöglichen Kompromiß zu machen.
Markus schrieb: > wie seht ihr das? GND Flächen können die umspannten Flächen gering halten und damit die Abstrahlung minimieren. Sie können als GND Leiter mit max Querschnitt dienen. Sie können aber auch Störungen in andere Schaltungteile transportieren, wenn man sich nicht überlegt wie man die einsetzt. Am schärfsten finde ich GND Flächen, die eine ganze PCB überspannen und dann nur mit ein paar Vias an GND angebunden sind. Die führen HF kaum ab und so breitet sich das schön über alles aus. Wurde schon gesagt: Pauschale Aussagen hauen nicht hin und man muss wissen was man tut und warum.
Natürlich ist das Physik und keine Glaubensfrage, aber alle die keine oder wenig Ahnung davon haben (also die überwiegende Mehrheit) behandelt das Thema so. Wie die Kölner sagen, jeder Jeck ist anders, und jede Leiterplatte auch. Eine allgemein vorgefasste Meinung kann daher im konkreten Fall erfolgreich sein, oder auch nicht. Behauptungen wie immer fluten oder nie fluten sind von vornherein Blödsinn. Georg
Markus schrieb: > So...wie seht ihr das? Ganz exakt so: Falk B. schrieb: > Es kommt darauf an . . . ;-) > > Verallgemeinerungen sind immer falsch.
Bei dem Thema kommt es immer wieder zu Diskussionen. Typisches Beispiel: 4 Lagen Platine Top: Placement + Routing Innenlage 1: GND Plane Innenlage 2: VCC Plane Bottom: Routing Mikrocontrollerboard Würdet ihr Top & Bottom mit GND fluten? Also ich mach es nicht da ich keinen Mehrwert außer für den Platinenfertiger sehe.
Masseflächen können zwingend sein: Ein Impedanzkontrolliertes Layout benötigt eine Bezugslage, damit vernünftige Geometrien rauskommen. Das heißt eigentich immer: Eine solide GND-Fläche ist mindestens nötig. Impedanzkontrollierte Layouts sind aber keine Glaubensfrage, sondern einige Dinge funktionieren ohne schlicht nicht. USB, SATA, DDR-3, DDR-4 um ein paar zu nennen. Ein weiterer Grund für Masseflächen ist thermischer Natur. Bei dicht gepackter Leistungselektronik benötigt man die Platine zur Entwärmung, was kompakte Kupferflächen benötigt. Auch das hat nichts mit Glaube zu tun, sondern kann sogar simuliert werden. In dem Fall muss man oft sogar TOP und Bottom füllen. Es kann mechanisch nötig sein. Ist die Verteilung der Flächen zu asymmetrisch, kann sich die Leiterplatte verziehen, das kann unerwünscht sein. Was wiederrum nicht heißt, dass ein Layout zwingend Masseflächen braucht. Ein sauber gemachtes Layout mit sternförmiger Masse kann manchmal günstiger sein. Man macht das nach den Anforderungen. Wer sein Layout nach Glaube macht ist inkompetent.
Sagt mal gibt es irgendwo Informationen über den Strom-Rückweg ? Ich sah mal etwas da floss er verzweigt zurück - also nur ein Teil nahm den kürzesten Weg.
Genau schrieb: > Sagt mal gibt es irgendwo Informationen über den Strom-Rückweg ? > Ich sah > mal etwas da floss er verzweigt zurück - also nur ein Teil nahm den > kürzesten Weg. Naja, ich denke der Strom sucht sich immer den Weg mit dem geringsten Widerstand:-)
Genau schrieb: > Ich sah mal etwas da floss er verzweigt zurück - also nur ein Teil nahm > den kürzesten Weg. Macht ja auch Sinn. Der Spruch, dass der Strom dich den Weg des kleinsten Widerstandes sucht, ist ebenso verkehrt. Der Strom teilt sich gemäß der Impedanzen auf. Gruß,
Bissiger Hund schrieb: > Naja, ich denke der Strom sucht sich immer den Weg mit dem geringsten > Widerstand:-) Falsch gedacht. Gruß,
Genau schrieb: > Sagt mal gibt es irgendwo Informationen über den Strom-Rückweg ? > Ich sah > mal etwas da floss er verzweigt zurück - also nur ein Teil nahm den > kürzesten Weg. Such mal bei google nach Altium Live Summit 2018. Da sind ne Menge interessanter Vorträge dabei, auch zu dem Thema. Ich sage jetzt mal, DC Rückpfad nimmt den resistiv geringsten Pfad und HF bzw. Digitalsignale nehmen den Pfad mit der geringsten Impedanz. Bei durchgehender Masse unter dem Signalpfad dann idealerweise direkt darunter. Aber wie Dan Beeker so schön sagt "its all about the space" :-)
D. C. schrieb: > Bei dem Thema kommt es immer wieder zu Diskussionen. > > Typisches Beispiel: > 4 Lagen Platine > Top: Placement + Routing > Innenlage 1: GND Plane > Innenlage 2: VCC Plane > Bottom: Routing > Mikrocontrollerboard > > Würdet ihr Top & Bottom mit GND fluten? > > Also ich mach es nicht da ich keinen Mehrwert außer für den > Platinenfertiger sehe. Naja, ehrlich gesagt würde ich nicht sagen dass der PCB-Manufact. einen Mehrwert hat, denn er muss sowieso kaschierte Laminate oder Folien verwenden, die dann freigeätzt werden. Ihm ist fertigungstechnisch normalerweise lieber, wenn das ganze mechanisch ausgeglichen ist und nicht alles weg geätzt. Ich verwende generelle eher symmetrische Boards und keine mechanisch unsyemmetrischen Geschichten, wie z.B. eine Seite viel Kupfer und andere Seite leer. Wie wärs mit? 1 GND 2 Signal+Power 3 Signal+Power 4 GND
Kein Glaubender! schrieb: > Masseflächen können zwingend sein: > Ein Impedanzkontrolliertes Layout benötigt eine Bezugslage, damit > vernünftige Geometrien rauskommen. > > Das heißt eigentich immer: Eine solide GND-Fläche ist mindestens nötig. > > Impedanzkontrollierte Layouts sind aber keine Glaubensfrage, sondern > einige Dinge funktionieren ohne schlicht nicht. USB, SATA, DDR-3, DDR-4 > um ein paar zu nennen. Hi Wissender :-) Impedanzkontrolliert ist natürlich das Stichwort. Aber das kann ja auch über eine Mikrostrip Struktur gegeben sein, für die ich keine GND-Flutung brauche. Ich frag mich immer ob die "Schirmdämpfung" von Außen her gesehen bei einer CoplanarWaveGuideGrounded nicht höher ist, also die Abstrahlung geringer. Den Rest kann ich nachvollziehen, thermisch und mechanisch macht das Sinn.
Markus schrieb: > So...wie seht ihr das? Ein Anfänger fährt einfacher, wenn er seine Bauteile sinnvoll positioniert und dann ohne Einsatz von "Brain 1.0" einfach die Masse flutet. Dann hat der Strom die Chance, einen geeigneten Rückweg zu finden. Der Trick ist, nicht dauerhaft auf diesem unbedachten Anfängerniveau zu bleiben, sonsdern zwischendurch mal Nachzudenken und ggfs. sogar auf "Brain 1.1" upzudaten... Markus schrieb: > Er schwört auf Flutung, er hat in seinen gefühlten 500 Jahren nie eine > PCB ohne Flutung designed. Wenn und weil er sich vorher schon Gedanken gemacht hat, wo diese "Flut" denn überall hinkommt, kann er das natürlich machen. Er legt sein Design so aus, dass die geflutete Masse nötig ist. Und natürlich hat er bei seinen 6++ lagigen Platinen den Vorteil, dass da 1 komplette Lage nahezu durchgehend für die Masse hernehmen kann. Das ist was anderes, als wenn man sparen muss (Automotive) und nur 2 Lagen für das selbe Design nehmen kann. Denn auf einer 2-lagigen Platine gibt es keine durchgehende Massefläche. Und dann passiert es beim Fluten gern mal, dass man meint, man hätte eine durchgehende Masse, man aber tatsächlich mehrere solcher Massen hat wie dort in der oberen Skizze: Beitrag "Re: Masselayout von Quarz und Mikrocontroller" Markus schrieb: > Er ist der Meinung, GND-Flutungen sind absolut keine gute Idee. Ich sehe es eher so, dass er meint, unbedachte GND-Flutungen sind keine gute Idee. Al3ko -. schrieb: > Bissiger Hund schrieb: >> Naja, ich denke der Strom sucht sich immer den Weg mit dem geringsten >> Widerstand:-) > Falsch gedacht. Bei hohen Frequenzen "möchte" der Strom direkt beim Hinleiter wieder zurück. Und wenn dann kein durchgehender paralleler Pfad ist, nimmt er einen Umweg, zieht damit eine Leiterschleife auf und wird a) störempfindlicher und b) selbst zum Störer (die beiden Seiten der selben Medaille). Kein Glaubender! schrieb: > Masseflächen können zwingend sein: Ein Impedanzkontrolliertes Layout > benötigt eine Bezugslage, damit vernünftige Geometrien rauskommen. So ist es. Allerdings ist "Impedanzkontrolle" eine der schlechtesten Übersetzungen eines englischen Begriffs, die mir je untergekommen ist. Denn es hört sich an, als ob man das irgendwie hinterher "kontrolliert". Wenn der Übersetzer da in der Schule ein wenig besser aufgepasst hätte, dann hätte er "control" sinnigerweise mit "steuern" übersetzt. Denn man "steuert" von vorn herein das Leiterplattendesign so, dass hinterher die Impedanz hinreichend passen wird.
Lothar M. schrieb: > Kein Glaubender! schrieb: >> Masseflächen können zwingend sein: Ein Impedanzkontrolliertes Layout >> benötigt eine Bezugslage, damit vernünftige Geometrien rauskommen. > So ist es. > Allerdings ist "Impedanzkontrolle" eine der schlechtesten Übersetzungen > eines englischen Begriffs, die mir je untergekommen ist. Vollste Zustimmung. Ich mag mich jetzt Irren, aber IMHO gibt es doch schon seit Jahrzehnten den im Deutsch-Fach-Umgangssprachlichen etablierten Begriff der "Strip- resp. Microstriq-Leitung". https://www.beam-verlag.de/app/download/25534984/HF-Praxis%2B7-2016%2BV.pdf&sa=U&ved=2ahUKEwjEwPWp55XkAhVNsaQKHRr_CHoQFjALegQIBBAB&usg=AOvVaw1--NDVKuY3fwGKey7zxHFX https://www.qsl.net/va3iul/Microstrip_Stripline_CPW_Design/Microstrip_Stripline_and_CPW_Design.pdf Da muss man sich nicht mit Wortungetümen wie "impedance controlled PCB manufactoring" rumschlagen. Das ist lediglich eine planare HF-Leitung auf 'ner gedruckten Leiterkarte. Sowas hatte ich im 5. Semester meines ET-Diploms in der Vorlesung, scheint heute garmicht mehr gelehrt zu werden.
Markus schrieb: > wie seht ihr das? Es ist keine Glaubensfrage, GND und Versorgungsspannungen gehören zuerst geroutet, dabei GND im Stern und Versorgung parallel dazu auf kürzestem Wege. Dann kommen erst die Signalleitungen, zuerst die kritischen (hoher Strom, einszreuempfindlich). Zum Schluss kann man ggf. noch die Lücken mit Masse (und wo es besser passt mit VCC) fluten, denn breitete Leiterbahnen bedeutet weniger Impedanz, aber manche Schaltungen (Sternpunkt) werden dadurch auch schlechter. Eine Massefläche ist gut, darf aber nur von Durchkontaktierungen durchbrochen werden. Aber eine durch Leiterbahnen durchschnittene Bottom Layer geflutet mit Masse bringt nix, das sind Schlitzantennen es spart nur Ätzmittel beim selber-ätzen.
Es kommt immer darauf an. Wenn man sich die Präsentationen anschaut, machen sowohl die Gründe für als auch die Gründe gegen Ground-Flooding Sinn. Es kommt immer auf das entsprechende Design an welche Aspekte überwiegen.
Markus schrieb: > Thomas Wischnak: > https://www.altium.com/live-conference/altiumlive-2018-annual-pcb-design-summit#Industry-Keynote--The-PCB-Doctor-Returns--Troubleshooting-Your-Designs > > Dieser sagt genau das Gegenteil, kommt aus dem Automotive Bereich und > war ebenfalls wohl öfter in der EMV-Kammer. Er ist der Meinung, > GND-Flutungen sind absolut keine gute Idee. Wäre ih der Wischnak, würde ich jetzt schnurstrack zu Dir toben und dir dieses Geschreibsel solange um die Ohren schlagen bis du endlich das richtige Lesen und Zitieren lernst. Da steht keinesfalls "Das Gegenteil vom Fluten" sondern: <code> >Groundflooding(myfavorite...) −Most often seen in combination with „commonmode chokes in power lines“ −Unnecessary with correct layer setup Do you really want to shield GND layers with GND flooding on top/bottom? </code> Also nix mit "keine gute Idee" sondern lediglich "unnötig bei korrektem Layer-Stack" Und wenn man halt aus Kostengrunden eine zweilagen Platine hat, ist es mit "korrekten" aka vielen inneren GND-layerb nicht weit her, so das es keine Alternative zum Massefluten oben/unten hat. PS: Als Mod sollte man ernsthaft überlegen solchen Taugenixen wie dem TO dauerhaft die Schreibberechtigung zu entziehen.
Angehängte Dateien:
Markus schrieb: > Ich sage jetzt mal, DC Rückpfad nimmt den resistiv geringsten Pfad und > HF bzw. Digitalsignale nehmen den Pfad mit der geringsten Impedanz. Die Aussage find ich gut und habe ein Bild gefunden.(Simulation)(https://incompliancemag.com/article/alternative-paths-of-the-return-current/) Kurze Erklärung fürs Bild. Dort ist eine Leiterschleife über eine GND Plane. Bei kleinen Frequenzen nimmt der Rückstrom den direkten Weg. Bei hohen Frequenzen fliesst der Strom unter der Leiterschleife zurück. Meiner Meinung nach sieht man auch sehr schön dass man nicht von einem Strompfad reden kann sondern sich Strom in einer Plane eher als Wolke vorstellen muss.
Taz G. schrieb: > Meiner Meinung nach sieht man auch sehr schön dass man nicht von einem > Strompfad reden kann sondern sich Strom in einer Plane eher als Wolke > vorstellen muss. Irgendwie logisch, denn so eine Platine sind ja eigentlich nur viele kleine "Kupferwiderstände", die z.B. wie ein Netz allesamt irgendwie parallel und in Reihe geschaltet sind. Und je weiter der Weg quer über die Platine führt, um so höher ist die Summe der dabei zu überwindenden Widerstände. Trotzdem fließt natürlich auch in einer Parallelschaltung eines 1 Ohm Widerstandes zu einem 1 MOhm Widerstandes ein Milliontsel des Gesamtstromes den "unbequemen" Weg durch den hochohmigen Widerstand. So wird dann auch in dem geposteten Bild bei 100MHz ein geringer Teil des Stromes den Weg nehmen, den er bei 1kHz bevorzugt nimmt. Und es wird umgekehrt auch bei 1kHz ein geringer Teil des Stromes den Umweg am unteren Platinenrand entlang nehmen. Nur kann diese Dynamik mit der Anzahl der dort verwendeten Falschfarben nicht dargestellt werden.
Al3ko -. schrieb: > Der Spruch, dass der Strom dich den Weg des > kleinsten Widerstandes sucht, ist ebenso verkehrt. Der Strom teilt sich > gemäß der Impedanzen auf. Wo siehst Du den Widerspruch? Impedanz ist ein frequenzabhängiger Widerstand und so verteilt sich der Strom gemäss der (frequenzabhängigen) Widerstände. Kein Glaubender! schrieb: > Man macht das nach den Anforderungen. Wer sein Layout nach Glaube macht > ist inkompetent. Full Ack! Ich behaupte aber, nach bald 30J Berufserfahrung, das 80% der Eintwickler die Gesetzmässigkeiten eines guten Layouts nicht kapiert haben. Die Fähigkeit zu erkennen, wo man sich bei schnellen Signalen einen LC Schwingkreis mit großer Ausdehnung aufgebaut hat oder bei empfindlichen Signalleitungen eine super Empfangsantenne für Störungen, eine GND Plane unter Entstördrosseln Drossel HF mäßig überbrückt oder ein schwach angebundene GND Plane zur Störausbreitung beiträgt, ist extrem schwach entwickelt. Alles DC Betrachtung ohne die parasitären Eigenschaften erkennen zu können.
C. A. Rotwang schrieb: > Da muss man sich nicht mit Wortungetümen wie "impedance controlled PCB > manufactoring" rumschlagen. Das ist lediglich eine planare HF-Leitung > auf 'ner gedruckten Leiterkarte. Sowas hatte ich im 5. Semester meines > ET-Diploms in der Vorlesung, scheint heute garmicht mehr gelehrt zu > werden. Trotz Diplom ist das eine totale Fehleinschätzung aufgrund fehlender Ahnung. Kontrollierte Impedanz bedeutet, dass der Leiterplattenhersteller auf der fertigen LP kontrolliert, ob die Impedanzwerte tatsächlich eingehalten werden. Wegen des Messaufwands (Time Domain Reflectometer) kostet das ordentlich extra, das ist aber kein esoterisches Gedöns, sondern notwendig, wenn das Ergebnis garantiert und nicht nur zufällig sein soll. Es werden mit den LP auch die Messprotokolle mitgeliefert. Georg
C. A. Rotwang schrieb: > Das ist lediglich eine planare HF-Leitung > auf 'ner gedruckten Leiterkarte. Alle Leitungen sind das, wenn man mal die DC Betrachtung aufgibt. Im Studium hattest Du höchstwahrscheinlich eine große, vollflächig kupferkaschierte PCB auf der mit sehr kompfortablen Abstand zu allem anderen, eine Streifenleitung aufgebaut und vermessen wurde. Tool für die Ausbildung, aber zu kurz gedacht in der Realität. In der echten Welt, habe ich am Eingang eine Schaltnetzteiltopologie, in der Mitte eine schnelle MCU und, geschickt verteilt, analoge Schaltungen. Alles eng gepackt. Das Kunststück besteht nun darin einschätzen zu können was hier was tut und wie ich die Auswirkungen auf andere Schaltungsteile auf ein akzeptables Maß reduzieren kann. Dazu muss man die parasitären Eigenschaften der Bauteile und des Layouts einschätzen können, geeignete Bauteile eindesignen, platzieren und ein dazu passendes Layout zaubern. Ein klein wenig komplizierter als die isolierte Streifenleiter Betrachtung. Ein etwas weniger agressiver Ton stünde Dir übrigens gut zu Gesicht.
Michael K. schrieb: > Al3ko -. schrieb: >> Der Spruch, dass der Strom dich den Weg des >> kleinsten Widerstandes sucht, ist ebenso verkehrt. Der Strom teilt sich >> gemäß der Impedanzen auf. > > Wo siehst Du den Widerspruch? > Impedanz ist ein frequenzabhängiger Widerstand und so verteilt sich der > Strom gemäss der (frequenzabhängigen) Widerstände. Hi Michael, für mich sind "Strom aufteilen" und "Strom sucht sich den Weg des geringsten Widerstandes" zwei völlig unterschiedliche Aussagen. Und ob wir jetzt von Widerständen oder Impedanzen reden, ist eigentlich völlig unwichtig, denn es geht um die Wortwahl des Stromes. Ich persönlich kann mich mit der Wortwahl, dass sich der Strom den Weg des geringsten Widerstandes sucht, nicht anfreunden, da er irreführend und meiner Ansicht nach auch schlichtweg verkehrt ist. Gedankenbeispiel: Man nehme eine 5V Spannungsquelle und belaste sie mit zwei parallel geschalteteten Widerständen, einmal 100Ohm, einmal 1kOhm. Wenn sich der Strom den Weg des geringsten Widerstandes suchen würde (um bei der oben zitierten Wortwahl zu bleiben), hieße das, dass der Strom durch den 100Ohm Widerstand fließen würde und nicht durch den 1kOhm Widerstand. Die Physik besagt allerdings, dass sich der Strom gemäß der Widerstände aufteilt. Es fließt also Strom durch den 1kOhm Widerstand, aber eben nicht der ganze. Damit ist der Satz, der Strom sucht sich den Weg des geringsten Widerstandes, widerlegt. Wenn ich den oben zitierten Satz allerdings komplett missverstehen sollte, so Asche auf mein Haupt. Gruß,
Al3ko -. schrieb: > Wenn sich der > Strom den Weg des geringsten Widerstandes suchen würde (um bei der oben > zitierten Wortwahl zu bleiben), hieße das, dass der Strom durch den > 100Ohm Widerstand fließen würde und nicht durch den 1kOhm Widerstand. Okay, in der extremen Auslegung hast Du recht, das diese Aussage nicht stimmt. Irgendwo aber auch wortklauberei, da jedem der sich mit Elektronik beschäftig, klar sein sollte nach welchen Gesetzmäßigkeiten sich Ströme aufteilen.
Michael K. schrieb: > Irgendwo aber auch wortklauberei, da jedem der sich mit Elektronik > beschäftig, klar sein sollte nach welchen Gesetzmäßigkeiten sich Ströme > aufteilen. Nö, eben das wird immer wieder widerlegt. Alles jenseits des trivialen Stromteilers paralleler, ohmscher Widerstände ist mitunter schon für viele unverständlich bzw. mit einer gehörigen Portion Halbwissen oder gar Irrtum behaftet.
Georg schrieb: > Kontrollierte Impedanz bedeutet, dass der Leiterplattenhersteller auf > der fertigen LP kontrolliert Das ist lediglich der zweite Teil. Bei diesem "Compliance Test" prüft der LP-Hersteller oder auch der Endverbraucher entweder einmalig oder laufend, entweder an allen Leiterplatten oder exemplarisch an Mustern, ob sich die Impedanz, die man "kontrolliert einsteuern" will (die also nicht irgendwelche zufällige Werte haben darf), auch in der Praxis einstellt. Trotzdem hast das "controlled" bei "controlled impedance" zuallererst etwas mit "steuern" und erst nachrangig und bei Bedarf mit "kontrollieren" (im Sinne von "Prüfung durch Messung") zu tun. Ich habe einige "impedanzkontrollierte" Leiterplattenlayouts, bei denen einfach ein Prototyp auf Einhaltung der erwarteten Ergebnisse vermessen wurde und dann die Serie mit gleichem Aufbau und Material ohne weitere Messung produziert wird. Dort ist das dann m.E. auch recht gut dargestellt und deutlich getrennt in "Impedanzsteuerung" (= impedance control) und "Impedanzprüfung" (= impedance testing): https://www.polarinstruments.com/support/cits/AP120.html
1 | : |
2 | : |
3 | The impedance of a PCB trace is controlled by |
4 | its configuration |
5 | dimensions (trace width and thickness and height of the board material) |
6 | dielectric constant of the board material |
7 | : |
8 | : |
9 | Most controlled impedance PCBs undergo 100% testing. |
10 | : |
11 | : |
:
Bearbeitet durch Moderator
Markus schrieb: > ch sage jetzt mal, DC Rückpfad nimmt den resistiv geringsten Pfad und > HF bzw. Digitalsignale nehmen den Pfad mit der geringsten Impedanz. Das ist unbestritten. Lothar M. schrieb: > Bei hohen Frequenzen "möchte" der Strom direkt beim Hinleiter wieder > zurück. Und wenn dann kein durchgehender paralleler Pfad ist, nimmt er > einen Umweg, zieht damit eine Leiterschleife auf und wird a) > störempfindlicher und b) selbst zum Störer (die beiden Seiten der selben > Medaille). Auch da stimme ich vorbehaltlos zu. Allerdings habe ich noch eine Anmerkung: Hochfrequenz beginnt in diesem speziellen Fall bei ca. 150kHz. Ab dieser Frequenz beginnt der Rückstrom dem Signalweg zu folgen. Wer nun der Meinung ist, er hat nur 100kHz Takt und damit kein Problem, der irrt genauso, denn: für die Wahl des Rückstrompfades im Schaltvorgang ist allein die Signalanstiegszeit von belang. Bei aktuellen Schaltkreisen liegt die durchweg bei unter 10ns, und damit schon im zweistelligen MHz bereich. Eine Tatsache, die gern vergessen wird. Allerdings führt uns das sofort zum nächsten Punkt: der Anpassung. Ein schneller Schalter generiert an einer falsch (oder gar nicht) angepassten Leitung sofort ein massives Über- und Unterschwingen. Auch dieses erzeugt Störungen! Wer also meint, er Flutet einfach eine Lage und ist dann fertig, der irrt sich. Zu gutem LP Design gehört auch, daß man sich derartige Leitungen ansieht und diese ggf. mit einem entsprechenden Widerstand so anpasst, daß man nach Möglichkeit weder Über- noch Unterschwingen hat und gleichzeitig der rechteckigen Signalform des gewünschten Digitalsignales so nah wie irgendmöglich kommt. Da man das im Vorhinein nur mit sehr spezialisierten Programmen realistisch simulieren kann wird man in der Praxis üblicherweise den Pragmatischen Weg des Try and fail wählen. Man nimmt einen Widerstandswert, den man erstmal bestückt, vielleicht so 100 Ohm, und schaut dann, wie das Signal aussieht. Passt die Form ist alles gut, passt sie nicht muss man den Widerstand etwas ändern. Ist ein Überschwingen erkennbar muss er größer werden, sind die Flanken zu rund kleiner. Das funktioniert recht gut, wenn man einen Sender im System hat und man den Widerstand recht nah an dessen Ausgang setzt, also eine Serienterminierung durchführt. Bei Taktsignalen z.B. ist so etwas sehr oft anzuraten.
Al3ko -. schrieb: > Die Physik besagt allerdings, dass sich der Strom gemäß der Widerstände > aufteilt. Es fließt also Strom durch den 1kOhm Widerstand, aber eben > nicht der ganze. Damit ist der Satz, der Strom sucht sich den Weg des > geringsten Widerstandes, widerlegt. Ich steh so ein bisschen dazwischen, für mich stimmt der Satz ein bisschen. Ich könnte mir vorstellen das mit "Strom" nicht die Gesamtheit gemeint ist sondern jedes Elektron für sich selber - also jedes Elektron sucht sich den Weg des geringsten Widerstandes. In deinem Beispiel könnte es sein das 1000 Elektronen sich durch den 100 Ohm quetschen und das Elektron Nummer 1001 sagt "Ach nö so viel los hier, die Dichte ist mir zu groß - ich laufe lieber einen Umweg, ist bequemer für mich". Also noch mal, für mich ist der Satz genauso richtig wie falsch. Gilt für mich auch bei "Impedanz", da sagt halt das Elektron "Bei der Frequenz nehm ich halt den Weg"
:
Bearbeitet durch User
Al3ko -. schrieb: > Die Physik besagt allerdings, dass sich der Strom gemäß der Widerstände > aufteilt. Es fließt also Strom durch den 1kOhm Widerstand, aber eben > nicht der ganze. Damit ist der Satz, der Strom sucht sich den Weg des > geringsten Widerstandes, widerlegt. Dieser Satz gilt nach wie vor. Allerdings gibt es einen Unterschied bei 2 möglichen Zuständen auf der Platine. Dieser Unterschied kann zu teilweise extrem unterschiedlichen Stromaufteilungen führen. Zum einen haben wir den Statischen Zustand: Es gibt einen definierten, sich nicht oder nur sehr langsam ändernden Stromfluss. Dann kann man die Stromwege mit dem Lineal und einem Multimeter messen und Aufzeigen. Dieser Strom erwärmt die Leitungen, verursacht in der Regel aber keine Ausfälle, esseidenn, es wird zu warm, weil Leiterzüge zu dünn sind. Daneben gibt es noch den dynamischen Zustand im Moment des Pegelwechsels, wenn sich also der Stromfluss in kurzer Zeit stark ändert. Dieses erzeugt eine "Welle" in der Leitung, welche durch selbige rast. Hierbei folgt der Rückstrom, quasi als negative Welle, dem Strompfad (eben ab den bereits genannten 150kHz, die man mit Digitalschaltkreisen faktisch immer deutlich überschreitet aufgrund der geringen Schaltzeiten der Gatter). Dabei "Sieht" der Strom aber nur den Widerstand (Impedanz genannt, und hier schließt sich nun der Kreis) in einem kurzen Leiterstück vor ihm. Allerdings nicht nur den Ohmschen sondern auch einen Kapazitiven und induktiven. Diese beiden Zustände muss man voneinander Trennen und auch getrennt betrachten. Der erstere ist in der Regel unproblematisch, breite Leiterzüge vorausgesetzt passiert da nicht viel. Besonders der Letztere führt allerdings gern zu Störungen bis hin zum schlimmsten Fall, dem sporadischen Ausfall, wenn dort Mist gebaut wurde. Solche Fehler sind teilweise sehr schwer zu finden.
Christian B. schrieb: > Dabei "Sieht" der Strom aber nur den Widerstand (Impedanz genannt, und > hier schließt sich nun der Kreis) in einem kurzen Leiterstück vor ihm. Nur um sicherzugehen, ob ich dich richtig verstehe: Du sagst also, dass der GESAMTE Strom bei einer Schaltflanke (also hochfrequent) in einem komplexen Gebilde (ohmscher Anteil, kapazitiver Anteil und induktive Anteil) lediglich EINEN Weg einnimmt, nämlich LEDIGLICH den mit der GERINGSTEN Impedanz? Habe ich deine Aussage so richtig verstanden? Gruß,
In nennenswertem Umfang: Ja. Tatächlich verteilt sich der Strom natürlich zwischen dem Ruhestromweg und dem direkt unter der Leiterbahn. Allerdings mit steigender Frequenz spielt die Impedanz eine immer größere Rolle und somit steigt der Anteil des Stromes, der direkt unter dem Signalpfad entlangfliesst mit der Frequenz des Schaltsignales. Im Bereich der Oberwellen fließt der Strom nahezu immer direkt unter dem Signalpfad entlang. Wenn dort dann Störstellen sind... hier z.B. ein Bild, in welchem man das anschaulich sieht. https://encrypted-tbn0.gstatic.com/images?q=tbn:ANd9GcTxlfj1HYtipJeiNfPtHyfCPfQp2EeGWlGk8RMGmddOEz87rjTFKw Ich hab ein besseres in meinen FED Schulungsunterlagen, leider kann ich dieses nicht hier zeigen.
Al3ko -. schrieb: > Die Physik besagt allerdings, dass sich der Strom gemäß der Widerstände > aufteilt. Es fließt also Strom durch den 1kOhm Widerstand, aber eben > nicht der ganze. Damit ist der Satz, der Strom sucht sich den Weg des > geringsten Widerstandes, widerlegt. Das ist der stationär eingeschwungene Zustand, in dem das Ohm'sche Gesetz gilt. Bei HF hast Du Wellenausbreitung, da musst Du die kompletten Maxwell'schen Gleichungen bemühen. Extremfall ist ein einzelner Transient (ESD-Puls). Da fliesst der Strom an einer Verzweigung tatsächlich erstmal zu gleichen Teilen in alle möglichen Richtungen. Am offenen Ende merkt er dass es nicht mehr weitergeht und kommt wieder zurück. Das kann man mit geeigneter Messtechnik wirklich sehen, Stichwort "Time Domain Reflektometry".
hier ist der Link zum PDF mit dem Bild, dabei gibts dann auch noch etwas Erklärung: https://www.google.com/url?sa=i&source=images&cd=&ved=2ahUKEwig7p7EzZjkAhWPDuwKHT1IBh0Qjhx6BAgBEAI&url=https%3A%2F%2Fwww.beam-verlag.de%2Fapp%2Fdownload%2F16875673%2FHF-Praxis%2B2-2015%2BI.pdf&psig=AOvVaw2ZKBp0yhQ2LB7NXbgbcQue&ust=1566636326911365
@Christian B. Ich hab das gleiche Bild schon gepostet, für verschiedene Frequenzen. Scroll mal ein wenig hoch da sieht man schön wie der Strompfad sich mit der Frequenz ändert.
Taz G. schrieb: > Ich hab das gleiche Bild schon gepostet, für verschiedene Frequenzen. > Scroll mal ein wenig hoch da sieht man schön wie der Strompfad sich mit > der Frequenz ändert. Du hast die Quellenangabe vergessen. Das hat Christian B. korrigert. So wird aus einem geklauten Bild (mit Abmahnrisiko für den Forenbetreiber) ein ordentliches Zitat im Rahmen einer wissenschaftlichen Diskussion.
Wie immer kann man nicht pauschalisieren. Es gilt immer die Prioritäten an Anforderungen abzuwägen. Große GND-Flächen braucht man entweder zur Schirmung, um große Ströme abzuleiten, Als Wärmeleiter, um die Fertigung zu vereinfachen oder um sich das Layout zu vereinfachen. Schirmung ist immer ein Notnagel. Besser ist es wenn man die Ströquelle gleich Räumlich trennt, z.B. indem man die Leistungselektronik deutlich abgesetzt oder auf einem eigenen Board Plaziert. Wenn man gezwungen ist die LE in die Nähe der Logik zu packen, muss man sich genau überlegen welche El. und Mag. Felder erzeugt werden und in welche Richtung sie wirken. Pauschal Kufer drauf gießen bringt da bestenfalls zufällig etwas. Eine zerstückelte GND-Plane kann sogar als Antenne wirken und einem z.B. die CE-Zulassung verhageln. Bei großen Strömen verhält es sich ähnlich. Vorzugsweise hält man die Strecke möglichst kurz und nur als Notlösung gießt man groß Kupfer. Am einfachsten ist die Anwendung um das Layout zu vereinfachen. Wenn man eine GND-Plane und ggf. eine VCC-Plane hat (4 oder mehr Lagen) Spart man sich das Routing der "Dicken"-Power Traces. Als nebeneffekt hat man eine gute Wärmeleitung und Schirmung. Wenn man nicht aufs Geld Schauen muss eigentlich immer die beste Lösung. Dann gibt es noch den Aspekt der Produzierbarkeit. Wenn man z.B wg. einer High-power anwendung große Kupferflächen auf einer Seite des Boards hat, aber nur dünne Tracks auf der anderen Seite, kann das sehr schwer zu ätzen sein. Die Verteilung von Kufer sollte auf dem Gantzen Board möglichst konstant sein. Hier kann es also unter Herstellungsaspekten notwendig sein GND zu gießen. Hier muss man dann aber besonders aufassen, dass man keine GND-Inseln produziert. Bei den meisten Hobbyanwendungen hat man aber eh selten Frequenzen >1Mhz und harsche Analog-anforderungen. Von da betrifft einen das da eh wenig. Und auch im Professionellen Umfeld nutzt man oft fertige Module für HF oder LE-Anteile. Bei den Firmen hocken exterten die sich damit auskennen.
Eure ganze Diskussion bestätigt zum Teil, daß LP Layout in der Praxis immer mehr oder weniger von Kompromissen geprägt ist. Ein ideales Layout gibt es in der Praxis kaum und man muß oft mildernde Praktiken anwenden um die Signalqualität zu maximieren. Da wie schon bemerkt wurde die Flankensteilheit das HF-technische Gebilde definiert, muß man oft mit sinnreich bemessenen Serienwiderständen zwischen Sender und Empfänger ansetzen um die gröbsten Probleme zu bändigen. Das ist ähnlich wie die Arbeit eines Tierbändigers. Bei wirklichen hochfrequenten Taktfrequenzen und Datenraten wird man sowieso mit terminierten abgeschlossenen Differenzial-Paar ausgestatteten Komponenten arbeiten müssen oder wollen. Zum Beispiel kann man mit LVDS TX/RX und Impedanz definierten und terminierten Differenzialleitungen so etwas realisieren. Da sind Reflektionen sehr minimiert. Wer mit Sata, PCIexpress, Displayport Designs arbeitet, weiß sowieso was ich meine. Da kommt es auch oft auf exakt gleiche Länge zwischen diversen zusammengehörenden Leiterpaaren an und das ist nur machbar mit ECAD welches solche Constraints berücksichtigen kann und mit DRC sinnreich ausgrenzen kann. Viele einfacheren CADs sind für solche (fortgeschrittene) Designs einfach ungeeignet oder eine Landplage während des Designs. In vielen Designs wird auch oft mit Very High-Speed Oszilloskopen schlecht gemessen und man sieht dargestellte digitale Signale die viel schlechter aussehen als in der Wirklichkeit. Da muß man mit breitbandigen Oszis sehr aufpassen und quasi "Meßports" von vornherein vorsehen um "echte" Messungen mit minimalen Verfälschungen machen zu können. Diesbezüglich machen viele Leute mit noch wenig Erfahrungen diesbezüglich oft grobe Fehler. Wer die LP Designs von PC Motherboards kritisch untersucht wird einen Begriff bekommen mit welchen Problemen sich die Entwickler herumschlagen mußten und wie dort Verbindungs Probleme gelöst werden. Das sind dann schon Wunderwerke der Elektronikentwicklung. Für wirklich gute Messmöglichkeiten sollte man wenn finanziell und größenmäßig möglich, koaxiale Meßbuchsen oder Die Meßtestpunkte für die vorhandenen Oszi Meßspitzen vorsehen, so daß keine lose, weitentfernte Masserückleitung mit ihrer parasitären Induktivität die Ergebnisse verfälschen kann. Wenn das nicht möglich ist kann man die Meßspitze abziehen und verbindet die koaxiale Messspitze direkt mit Masse und Signal. Zumindest sollte man eine kleine umgreifende Klammer an Masse nahe anlöten um die Rücklaufinduktivität so klein wie möglich zu halten. (Das RS URV kam mit solchen versilberten Streifen in der Meßfühlerschatulle) Auch kann man an die Massehülse der Oszi Spitze einen kleinen Kupferstreifen umlegen und auf kürzesten Weg mit der Schaltungsmasse verbinden. Grundsaätzlich sind breite Metallstreifen induktivitätsmäßig günstiger als runde, dünne Drähte. Nur so bekommt man reale Ergebnisse die das teure Meßmittel rechtfertigen. Es ist oft fast lächerlich wenn mit teuren GHZ Oszis oft so geschlampt wird und sich über die furchtbar schlechten Meßsignale wundert. Auch muß mit den empfindlichen (sehr teuren) Oszi "Meßfühlern" wie mit rohen Eiern sorgsam und sanft umgegangen werden um ihre Meßeigenschaften nicht permanent zu schädigen. Hochgeschwindigikeits Oszi Meßtechnik ist eine eigenständige Wissenschaft für sich selber und man braucht viel Erfahrung um grobe Meßfehler zu vermeiden. Jedes LP Design ist eine eigenständige Gesamtheit mit ihren besonderen eigenen HF Eigenschaften. Man muß sich klar sein, daß es Perfektion signalmäßig kaum gibt und die Grenzen eines brauchbaren Designs durch Erfahrung zu bestimmen. Es ist durchaus möglich HCMOS Signalverbindungen mit guten Flankenverlauf zu messen. Ich machte Logikschaltungen bis jetzt auch die besten Erfahrungen mit richtig optimierten Serienwiderständen dort wo es darauf ankommt. Bei gewissen uC hat man auch die Möglichkeit durch IO Einstellungen die Flankensteilheit der Anwendung gemäß einzustellen. Auch sollte man sich die Unsitte verkneifen UNNÖTIG schnelle Logikfamilien zu wählen um vermeidbare Überschwinger schon von vornherein zu unterbinden. Wie schon sehr richtig bemerkt bestimmt die Flankensteilheit der Signale inwieweit Massequalität störend die Verbindungen untereinander versauen. Kleine Designs sind meist schwerer zu beherrschen im Vergleich zu Hersteller Test LP mit (unrealistisch) großzügig bemessenen Masseflächen und mehrlagigen LP welche die reale Welt der Anwendung weitgehenst ignorieren. Die sind mehr für die Charakterisierung des betreffenden Bauteils optimiert. Wer aus Kostengründen nicht mit "idealeren" mehrlagigen LP operieren kann ist meist, speziell bei kleinen Abmessungen, sowieso gezwungen gewisse Kompromisse einzugehen und mit den Resultaten, insofern tragbar, leben. Hier kann die Planung wie Komponenten gegeneinander angeordnet werden in Extremfällen den Unterschied zu einem brauchbaren Design und Versager ausmachen. Da gehört viel Erfahrung dazu den Spreu vom Weizen zu trennen. Man hat mich hier übrigens etwas zerpflückt hier weil ich das etwas knapp mit dem geringsten Widerstand gemeint hatte. Es ist doch klar, daß sich die Ströme den Widerständen proportional aufteilen.
soul e. schrieb: >> Ich hab das gleiche Bild schon gepostet, für verschiedene Frequenzen. >> Scroll mal ein wenig hoch da sieht man schön wie der Strompfad sich mit >> der Frequenz ändert. > > Du hast die Quellenangabe vergessen. Das hat Christian B. korrigert. So > wird aus einem geklauten Bild (mit Abmahnrisiko für den Forenbetreiber) > ein ordentliches Zitat im Rahmen einer wissenschaftlichen Diskussion. Hab ich wirklich die Quellenangabe vergessen ? Taz G. schrieb: > Die Aussage find ich gut und habe ein Bild > gefunden.(Simulation)(https://incompliancemag.com/article/alternative-paths-of-the-return-current/)
:
Bearbeitet durch User
Taz G. schrieb: > Hab ich wirklich die Quellenangabe vergessen ? > Taz G. schrieb: >> Die Aussage find ich gut und habe ein Bild >> > gefunden.(Simulation)(https://incompliancemag.com/article/alternative-paths-of-the-return-current/) Jo, da hast Du wohl recht :-/
Al3ko -. schrieb: > Du sagst also, dass der GESAMTE Strom bei einer Schaltflanke (also > hochfrequent) in einem komplexen Gebilde (ohmscher Anteil, kapazitiver > Anteil und induktive Anteil) lediglich EINEN Weg einnimmt Da sich hier extreme Korinthenkackerei zu dem Thema breitmacht: natürlich nimmt der Rückstrom nicht nur EINEN Weg, das gibt es physikalisch garnicht. Auch im einfachsten Fall verteilt sich der Rückstrom mit einem Maximum unter dem Signalweg, siehe die Darstellung aus der "Bibel" Hi-Speed Digital Design von Johnson und Graham. Georg
Hallo, Empfehlenswert sind die Bücher vor Eric Bogatin der Guru zur EMV und regeln der Platine Layout. In der Regel bei Platinen alles unter 1MHz kann mann fluten. Alles oberhalb den 1MHz nicht weil hier den Eigenschaften der Kondensatoren und Spule sich Frequenzabhangig ändern. Ein schlechte Hochfrequenztechniker flutet immer. Bauteilen: bei Opamps ist es auch wichtig ein leere Fläche unterhalb den eingangs pins zu haben wegen kapazitiven einKopplung. Bei Buck/boost Topologien ist es sinnvoll den Datenblatt zur Bauteil durchzulesen!
Bissiger Hund schrieb: > Auch sollte man sich > die Unsitte verkneifen UNNÖTIG schnelle Logikfamilien zu wählen um > vermeidbare Überschwinger schon von vornherein zu unterbinden Leider lässt sich das kaum vermeiden. Die Fertigungstechnologie von Halbleitern setzt auf immer größere Wafer mit immer kleineren Strukturen um eine maximale Nutzenausbeute zu erhalten. Je kleiner allerdings die Strukturen der Bauteile im Chip werden umso schneller werden sie auch zwangsläufig. Außerdem will die Chipindustrie die Schaltflanken möglichst kurz haben, denn die sind der Bereich beim Mosfet, wo die meisste Wärme entsteht. Will man also einen möglichst kalten Ic muss man die Schaltflanken so kurz halten wie möglich. Als Layouter bleibt somit nur, durch externe Maßnahmen der Störwut selbiger ICs zu begegnen. Deshalb muss ein guter Layouter heute viel mehr von der Physik hinter der Schaltung verstehen als noch vor 20 Jahren nötig war. In den Anfängen waren Layouter zumeisst technische Zeichner, die findet man heute nahezu gar nicht mehr an dieser Position.
Angehängte Dateien:
-
AUC_output_structure.png
9,9 KB
Christian B. schrieb: > Bissiger Hund schrieb: >> Auch sollte man sich >> die Unsitte verkneifen UNNÖTIG schnelle Logikfamilien zu wählen um >> vermeidbare Überschwinger schon von vornherein zu unterbinden > > Leider lässt sich das kaum vermeiden. In vielen Fällen (und gerade bei Logik) ist das sehr wohl möglich. > Die Fertigungstechnologie von Halbleitern setzt auf immer größere Wafer > mit immer kleineren Strukturen um eine maximale Nutzenausbeute zu > erhalten. Je kleiner allerdings die Strukturen der Bauteile im Chip > werden umso schneller werden sie auch zwangsläufig. Die Dauer der Schaltflanken hängt aber nicht von der Größe der meisten anderen internen Strukturen ab, sondern nur von der Stärke der Ausgangstreiber. Und da gibt es durchaus Familien, die absichtlich schwache, langsame Ausgangstreiber haben (z.B. AHC, AUP), oder die mit zusätzlichem Aufwand die Ausgangsimpedanz während des Umschaltens ändern, um Überschwinger zu vermeiden (z.B. AVC, AUC; siehe http://www.ti.com/lit/pdf/scea027). > Außerdem will die Chipindustrie die Schaltflanken möglichst kurz haben, > denn die sind der Bereich beim Mosfet, wo die meisste Wärme entsteht. Bei langsamen Signalen macht das nichts aus. Deswegen erlauben es auch viele Mikrocontroller, die Treiberstärke der GPIO-Ausgänge zu konfigurieren.
Bastiaan Pierik schrieb: > In der Regel bei Platinen alles unter 1MHz kann mann fluten. Nein, siehe Audioverstärker, beim Fluten würde man den Sternpunkt zerstören.
Clemens L. schrieb: > Die Dauer der Schaltflanken hängt aber nicht von der Größe der meisten > anderen internen Strukturen ab, sondern nur von der Stärke der > Ausgangstreiber. FALSCH! Sie hängt vor allem von der Schaltgeschwindigkeit ab! Es ist ein Irrtum anzunehmen, daß die kapazitive Last eines Ausgangs allein die Geschwindigkeit bestimmt. Das stimmt so einfach NICHT! > Und da gibt es durchaus Familien, die absichtlich > schwache, langsame Ausgangstreiber haben (z.B. AHC, AUP), Oder welche, bei denen es den Entwicklern einfach scheißegal war 8-0 Beitrag "Re: Differnz-Signal für WS2812B"
Angehängte Dateien:
-
dynamic_param.png
19 KB
Falk B. schrieb: > Clemens L. schrieb: >> Die Dauer der Schaltflanken hängt aber nicht von der Größe der meisten >> anderen internen Strukturen ab, sondern nur von der Stärke der >> Ausgangstreiber. > > FALSCH! Sie hängt vor allem von der Schaltgeschwindigkeit ab! Reden wir hier von verschiedenen Begriffen? Die Schaltflanke ist t_r oder t_HL, nicht t_PHL.
Fabian F. schrieb: > Schirmung ist immer ein Notnagel. Besser ist es wenn man die Ströquelle > gleich Räumlich trennt, z.B. indem man die Leistungselektronik deutlich > abgesetzt oder auf einem eigenen Board Plaziert. Noch besser ist es natürlich, wenn man die Störung aus der Quelle reduziert. Also beispielsweise Schalttransistoren langsamer schalten lässt, wenn die Anwendung es hergibt, oder die Ansiegsrate von I/Os begrenzt. > Bei den meisten Hobbyanwendungen hat man aber eh selten Frequenzen >1Mhz > und harsche Analog-anforderungen. Hast du mal einen ATMega einen I/O schalten lassen und von der Schaltflanke das Spektrum vermessen? Da geht das Spektrum erst bei 100 MHz los, egal, ob der pin mit 10 MHz, oder ein mal am Tag schaltet.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.