STM32 F7 Master Slave Timer - clear trigger gesucht

[Erik Z. (erik_wolfram)]

Hallo,

seit ein paar Tagen hänge ich verzweifelt an diesem Problem.

Ich habe eine komplexere Ansteuerung eines externen DACs und ADCs und 
arbeite hierzu mit mehreren Master-Slave Timer-Konstrukten. Prescaler, 
Period und Counter müssen "on-the-fly" verändert werden.

Leider bewirkt diese Änderung jedes mal das Auslösen der Trigger 
zwischen den Timern. Ist der entsprechende Slave-Timer deaktiviert 
bleibt der "stimulus" bis zum nächsten aktivieren bestehen und der 
Slave-Timer wird sofort nach dem Enable getriggert.
Im Status REgister SR alle möglichen Flags zu löschen hilft leider 
nicht.
Auch das komplette Löschen der betreffenden Bits in der Master-Slave 
Registern während der kritischen Operationen und dem anschließenden 
Setzen erhält trotzdem die Trigger....

Kenn jemand einen sauberen Weg die Trigger gezielt abzuschalten, bzw. 
den gespeicherten Request bei deaktivierten Timer zu löschen?

Gruß Erik

[Stefan F. (Gast)]

Erik Z. schrieb:
> Master-Slave Timer-Konstrukten...
> Leider bewirkt diese Änderung jedes mal das Auslösen der Trigger
> zwischen den Timern.

Ich kann Dir nicht folgen. Mach dazu mal ein Diagramm und zeige deinen 
Quelltext.

Normalerweise kann man Timer im laufendem Betrieb umkonfigurieren. Wie 
sich das auswirkt, ist im Referenzhandbuch bis ins Detail beschrieben. 
Zur Not kann man sie anhalten und neu starten.

Kann es sein, dass du dich nur auf die unvollständige Doku einer 
Abstraktions-Library stützt?