verschiedene FPGA Entwicklungssysteme

Intel     -> Quartus
Lattice   -> Diamond
Microsemi -> Libero
Xilinx    -> Vivado

Duke Scarring schrieb:
> Xilinx    -> Vivado
erst ab series 7



Xilinx Spartan6 und reifer -> ISE

Urs Unruh schrieb:
> Xilinx Spartan6 und reifer -> ISE

Versal Chips werden demänächst noch eine ganz andere Umgebung erfordern.

Bei Xilinx hat bald jede neue Familie ihr eigenes tool.

Bonzo schrieb:
> Urs Unruh schrieb:
>> Xilinx Spartan6 und reifer -> ISE
>
> Versal Chips werden demänächst noch eine ganz andere Umgebung erfordern.
>
> Bei Xilinx hat bald jede neue Familie ihr eigenes tool.

für synthesetools und simulationstools hats ja auch reichlich Auswahl. 
Aber der TO hat ja nur nach IDE's gefragt und offensichtlich meint er 
dabei nicht selbst zusammengestellte Toolchains.

Danke, das ging ja schnell.

Jetzt fehlt nur noch GOWIN ... aber hab's schon gefunden: GOWIN EDA

>für synthesetools und simulationstools hats ja auch reichlich Auswahl.

Ich dachte, ein Synthestool wandelt HDL ins BitMAP-File. Das kann ja 
dann nur von entsprechenden Hersteller kommen. Und was ist, wenn das 
FPGA spezielle Blöcke enthält?

Bernd schrieb:
> Ich dachte, ein Synthestool wandelt HDL ins BitMAP-File. Das kann ja
> dann nur von entsprechenden Hersteller kommen.

Du denkst falsch, ein synthesetoll übersetzt (im klassischen 
Verständnis) vornehmlich eine Hochsprachenbeschreibung in eine 
(herstellerunabhängige)
Netzliste. Dann machen map und place route (FPGA) resp fit ((C)PLD) ne 
architekturabhängige Beschreibung draus, die dann von bitgen in einen 
bistream gewandelt wird. Abschliessend murkst promgen das ganze dann 
noch so das es in den Konfigurationsspeicher passt um.

https://www.researchgate.net/profile/Sahadev_Roy/publication/321024930/figure/fig8/AS:560057167380490@1510539442664/FPGA-design-flow-Xilinx-tool-chain-and-intermediate-circuit-specification-formats.png

Leute, wenn die Grundlagen nicht sitzen, braucht ihr erst garnicht 
weitermachen mit dem Versuch "ich lerne jetzt FPGA-Programmieren".


Und bei SoCs wirds noch a bisserl komplexer:
https://www.xilinx.com/support/documentation/sw_manuals/xilinx2019_1/ug892-vivado-design-flows-overview.pdf 
(p.7)


Aber vielleicht liegt es daran, das heutige Synthesetools immer mehr 
treiben als nur Logic-Synthese aus ner HighLevel Beschreibung:
https://www.synopsys.com/implementation-and-signoff/fpga-based-design/synplify-pro.html

>Du denkst falsch, ein synthesetoll übersetzt (im klassischen
>Verständnis) vornehmlich eine Hochsprachenbeschreibung in eine
>(herstellerunabhängige)
>Netzliste. Dann machen map und place route (FPGA) resp fit ((C)PLD) ne
>architekturabhängige Beschreibung draus, die dann von bitgen in einen
>bistream gewandelt wird. Abschliessend murkst promgen das ganze dann
>noch so das es in den Konfigurationsspeicher passt um.

Ich bezweifle, dass das allgemeingültig ist und nur für Xilinx FPGAs 
gilt. Schon alleine, weil damit keine Übersetzung von VHDL Konstrukte 
auf spezifische FPGA Blöcke möglich ist.

Wie sieht's mit GOWIN aus?

Bernd schrieb:
> Schon alleine, weil damit keine Übersetzung von VHDL Konstrukte
> auf spezifische FPGA Blöcke möglich ist.

Doch structural hdl ist damit schon möglich, siehe Gajski-Diagramm:
https://www.researchgate.net/figure/The-Y-chart-model-of-Gajski-9-Figure-2-Conventional-SOC-design-flow-15_fig1_220299235

Dergleichen lernt man heutzutage schon an Hochschulen, da brauchts nicht 
mal einen Uni-Lehrgang:
https://ei.hs-duesseldorf.de/personen/schaarschmidt/Documents/HDL-Belhassen-Ouertai.pdf

Andreas S. schrieb:
> solltest Du auch wissen, dass der Begriff
> "Synthesewerkzeug" auch von anderen erfahrenen FPGA-Entwicklern nicht
> nur für das Programm für die eigentliche Synthese, sondern auch für das
> gesamte Programmpaket verwendet wird, d.h. alle Schritte von der
> Synthese bis zur Erzeugung der Bitstream-Flash-Datei.

Klar weiß ich das, deswegen habe ich der Erklärung ein "(im klassischen
Verständnis)" vorangestellt.
Und wenn die ganze Herde "Stundenkilometer" blöckt, kann man immer noch 
darauf bestehen das es physikalisch korrekt "Kilometer pro Stunde" 
heisst ....

> Daher ist Deine Arroganz
> gegenüber Einsteigern völlig unangemessen.

Für den einen ist es unangemessene Arroganz, für den anderen lediglich 
Wissen um die eigene Stärken und Erfahrung ...

Andreas S. schrieb:
> X'Mens in XXXXL Shirts schrieb:
>> Für den einen ist es unangemessene Arroganz, für den anderen lediglich
>> Wissen um die eigene Stärken und Erfahrung ...
>
> Offenbar hast Du sogar schon Angst vor FPGA-Einsteigern.

Angst? Höchstens ein gewisses Gefühl von Ungemach vor der Arbeit 
irgendwelches Gemurkse wieder zu richten und Projekte zu retten ... aber 
wenns den Stundensatz hoch treibt, soll es mir recht sein.

S. R. schrieb:
> X'Mens in XXXXL Shirts schrieb:
>> Für den einen ist es unangemessene Arroganz, für den anderen
>> lediglich Wissen um die eigene Stärken und Erfahrung ...
>
> Deine Stärken interessieren nicht, denn du konkurrierst nicht mit einem
> Anfänger irgendwo in Europa.

Dieser Beitrag ist unnötig wie ein Kropf ...
Hilf mal lieber mit die gesuchte Liste von FPGA-Tools zur 
vervollständigen.

Lattice  -> Diamond, IceCube, Radiant, und Yosys/NextPnr

Gowin    -> YunYuan
Anlogic  -> TangDynasty (TD)
Efinix   -> Efinity
AGM      -> ?
Achronix -> Ace

S. R. schrieb:
> Kleiner Grüner Steinbeißer schrieb:
>> Hilf mal lieber mit die gesuchte Liste von FPGA-Tools zur
>> vervollständigen.
 > Hättest du aber auch schreiben können, statt dich mit einem ebenfalls
> unnötigen Beitrag wichtig zu machen.

Du bist hier der Wichtig-Tuer und wie du siehst ist der Beitrag sehr 
wohl nötig gewesen um einen gewissen User zur sachlichen Mitarbeit in 
diesem thread zu bewegen.

Immer noch nicht genannte FPGA Entwicklungssysteme:
Mentor Graphics HDL-Designer 
https://www.mentor.com/products/fpga/hdl_design/hdl_designer_series/

Synthese-Tools die in (eigene/userspez/makefile-) Chains eingebunden 
werden können :
precision/leonardo https://www.mentor.com/products/fpga/synthesis/
Synopsis synplify 
https://www.synopsys.com/implementation-and-signoff/fpga-based-design/synplify-pro.html

weitere:
https://en.wikipedia.org/wiki/Logic_synthesis#Software_tools_for_logic_synthesis_targeting_FPGAs


Und da zur Entwicklung auch die verification zählt, muss auch
Aldec erwähnt werden: https://www.aldec.com/en/solutions/fpga_design
sowie die Questa serie von Mentor Graphics: 
https://www.mentor.com/products/fv/questa/

Schaut man über den FPGA-Tellerrand findet sich im ASIC-Bereich noch 
einiges.

>Lattice  -> Diamond, IceCube, Radiant, und Yosys/NextPnr

>Gowin    -> YunYuan
>Anlogic  -> TangDynasty (TD)
>Efinix   -> Efinity
>AGM      -> ?
>Achronix -> Ace

Bei Gowin hätte ich auf "GOWIN EDA" für den Namen der 
Entwicklungsumgebung getippt:

https://gowinsemi.com/en/support/home/

Interessant finde ich, dass Trenz schon ein kleines DEV-Board in der Art 
des MAX1000 hat.

https://shop.trenz-electronic.de/de/TEC0117-01-FPGA-Modul-mit-GOWIN-LittleBee-und-8-MByte-internem-SDRAM

###### off topic #########
Erstaunlich mit wie wenig Aufwand der Übergrößen liebende T-Shirt Träger 
mit seiner narzistischen Persönlichkeitsstörung den Diskussionsstil 
bestimmt.

Von Analogic finde ich keine FPGA-Webseite, nur ein kleines Board:

https://www.cnx-software.com/2018/09/04/licheetang-anlogic-eg4s20-fpga-board-targets-risc-v-development/

Urs Unruh schrieb:
> meint er
> dabei nicht selbst zusammengestellte Toolchains.

die machen auch immer weniger Sinn!

Bonzo schrieb:
> Versal Chips werden demänächst noch eine ganz andere Umgebung erfordern.

Setzt die bereits einer ein, bzw. designed damit?