FPGA mit FPGA über Transceiver koppeln

Ich glaube dein 3G Transceiver wird nicht an dem pin sein, wo dein 
Pfostenstecker ist.

Was sind das für FPGAs?

Housten wir haben ein Problem schrieb:
> Ich muss von einem FPGA-Baustein, der fest gesetzt ist auf einen anderen
> Daten übertragen, die dort mitberechnet werden, weil der erste zu klein
> sein wird, wie man festgestellt hat.
>
> Welche Datenrate kann ich dem zumuten?
>
> Lohnt es sich ein Transceiver-Design anzusetzen und mit z.B. 3G
> rauszugehen?

Völlig bekloppter Ansatz.
Die Frage ist nicht, welche Datenrate ein erfahrener Ingenieur aus dem 
FPGA kitzeln kann, sondern welche du für die Aufgabe Co-prozessoer 
brauchst. Andernfalls steht Dein Design sozusagen "auf dem Kopf".

Neben der Datenrate sollte man sofort auch die Latenz und die 
Datendynamik (Burst, stream) festlegen. Dann kann man entscheiden ob man 
mit wenigen Leitungen hochgetaktet seriell übertragt oder mit vielen 
parallen leitungen die Pins eher langsam schaltet. Dann kann man 
entscheiden welchen Signalstandard man braucht:  bis 10-100 Mbit/s 
single ended (aber geschirmte terminierte Leitungsführung), darüber 
besser differentiell.
Das begrenzende ist die kap. Last des Steckers (macht Flanken schlapp
Pfostenleiste sehe ich eher bei single ended 3V3 u.ä. .

Eine Orientierung können da die digilent boards mit den Pfostenleisten- 
PMOD's geben. Da hat sich mal ein Ingenieur alter Schule drangesetzt und 
ausgemessen: 
https://forum.digilentinc.com/topic/5171-how-high-is-the-switching-rate-of-the-high-speed-pmod-on-the-zybo-board/

Das solltest Du auch mal tun um ein Gespür für "was ist mit Hardware 
möglich ist" zu entwickeln. Neben "dumm Fragen" zählt nämlich immer noch 
das Experiement zum Handwerkszeug eines Hardware-Entwicklers.

Also an den PMODs hängt noch ESD Schutz und oft oder immer ein 
Serienwiderstand. Ich habe daran mal einen ADC8200 bei 200 MHz 
betrieben. Ging nicht sofort, aber nach Weglöten der Schutzdioden und 
Ersetzen der Serienwiderstände war es fast fehlerfrei. Ich habe dann 
noch statt dem Steckverbinder direkt Drähte rangelötet und es wurde 
minimal besser. Am Ende gingen etwas über 150 MHz fehlerfrei.

Aber natürlich ist auch in diesem Thread der Grund für das Vorhaben 
interessant. Wobei das dann wieder keine einfache Beantwortung der 
Fragen sondern eher eine Beratung ist.

Differentielle Signale wie LVDS und Transceiver sind überraschend robust 
gegenüber schlechten Steckern. Wir übertragen SGMII mit 1.25 Gbps mit 
nicht-HF-optimierten Board-to-Board Steckern, qualifiziert haben wir den 
Stecker bis 3 Gbps.

Dein Problem dürfte eher sein dass die Leitungen wahrscheinlich weder 
differentiell noch impedanzkontrolliert geroutet sind. Daher bleibt dir 
nur einen Loopback-Stecker zu bauen und einen Bit-Error-Test bei 
verschiedenen Geschwindigkeiten zu machen. Dafür gibt es oft vom 
FPGA-Hersteller ein Referenzdesign das man anpassen kann.

Blechbieger schrieb:
> Dein Problem dürfte eher sein dass die Leitungen wahrscheinlich weder
> differentiell noch impedanzkontrolliert geroutet sind.

Leider ja. Das Stecker war nicht dafür gedacht. Wenn das nicht geht, 
muss neu layoutet werden.

Ich habe die Transceiver gestrichen. Werde mal 4x single ended 
probieren.