VHDL: enum type zwischen components

OP (Firma: Angestellter/Freelancer) #6015790
Hallo,

ich möchte ein Kommando als enum type zu einem anderem component 
übergeben.

type mycommand is (START, END, ...);

Wie würde man jetzt den enum type in die entity bringen?
Umwandeln zu std_logic_vector und bei der anderen component wieder 
zurück wandeln? Wie sähe das dann aus?

Sorry, aber ich bin noch Anfänger.
Zumindest bei Intel/Altera (bei den anderen weiss ich's nicht, fiele mir 
aber schwer, zu glauben, dass die sich da eine Blösse geben) sind 
enumerated types als ports kein Problem.

Sie müssen halt an der entsprechenden Stelle (z.B. über ein Package) 
bekannt sein.

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 7 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.