mikrocontroller.net

Forum: FPGA, VHDL & Co. SPI-Config ROM IOs und Clock IOs Xilinx 7Series


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
Autor: Gustl B. (-gb-)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo, am Spartan7 im FTGB196 Package werden die IOs knapp ... aber ich 
habe mehrere Single-Ended Clocks und auch ein SPI-Config ROM.

ROM:
SCK hängt an der Config Bank CCLK_0
CS an der Bank 14 L6P_T0_FCS_B_14
DQ0 an Bank 14 L1P_T0_D00_MOSI_14
DQ1 an Bank 14 L1N_T0_D01_DIN_14
DQ2 an Bank 14 L2P_T0_D02_14
DQ3 an Bank 14 L2N_T0_D03_14

Die Frage dazu:
Welche der IOs darf ich nach der Konfiguration für andere Dinge 
verwenden? Ich vermute SCK und CS nicht, den Rest schon? Ist das ROM 
dann hochohmig und ich brauche keine besondere Beschaltung?

Die Clocks:
Bank 14 L13P_T2_MRCC_14
Bank 14 L14P_T2_SRCC_14
Bank 34 L12P_T1_MRCC_34
Bank 34 L13P_T2_MRCC_34

Das sind jeweils die LXXP IOs, kann ich die dazugehörigen LXXN IOs für 
andere Sachen (keine Clock) verwenden oder sollte man das lassen?

: Bearbeitet durch User
Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Gustl B. schrieb:
> Die Frage dazu:
> Welche der IOs darf ich nach der Konfiguration für andere Dinge
> verwenden? Ich vermute SCK und CS nicht, den Rest schon? Ist das ROM
> dann hochohmig und ich brauche keine besondere Beschaltung?

Ja, kannst du nutzen.
SCK kann man theoretisch auch nutzen, aber das ist bissl fummelig. Dazu 
braucht man die STARTUPE2 Primitive und auch dann geht das nur sinnvoll 
um den SPI Flash aus dem Design heraus anzusprechen. Der SCK kängt am 
CCLK und das STARTUPE2 Modul verschluckt die ersten paar Takte um sich 
auf die Freuquenz einzustellen.
/CS musst du natürlich dann dauerhaft auf High setzen, damit der Flash 
in High-Z geht. Dann kannst du die restlichen Pins für deine Hardware 
nutzen.

Autor: Gustl B. (-gb-)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke! Jetzt habe ich genug IOs für einen 2MByte SRAM.

Autor: Markus W. (elektrowagi78) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mit ausreichendem Tempo des FPGAs gegenüber dem SRAM könnte man auch 
einen PLD zwischenschalten und in der althergebrachten Weise über ALE 
arbeiten.

Autor: Gustl B. (-gb-)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wie meinen? Was ist dieses ALE?

Ich werde diesen RAM Baustein verwenden IS61WV20488FBLL-10BLI, 
Datenblatt 
https://www.mouser.de/datasheet/2/198/61-64WV20488FALL-FBLL-1518520.pdf

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Address latch enable. In einer längst vergangenen Zeit hat man so ein 
paar Strippen gespart.

Autor: Gustl B. (gustl_b)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Du meinst Daten und Adressleitungen multiplexen? Ne, mache ich jetzt 
nicht, vielleicht bei einer weiteren Platine irgendwann.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.