Anfängerfragen zu Warnungen (Vivado Artix7 Basys3)

OP #6043441
Hallo
ich habe ein kleines Anfängerprojekt geschrieben und versuche die 
Warnungen, die mir angezeigt werden, zu verstehen. Als Bild habe ich die 
Warnungen angehängt, ebenso wie das Projekt.
Es blinkt eine LED, sonst passiert nichts. Was besagen die Warungen? 
Muss ich sie beachten und wie bekomme ich sie weg?
Angehängte Dateien:
Naja, steht ja alles da. Du brauchst noch ein Constraints file. XDC ist 
das. Darin solltest du mindestens die Taktfrequenz angeben (1. Warnung) 
und dann welche Spannung die Bank 0 hat, 2. und 3. Warnung. Wie genau 
steht ja da. Die Sachen kannst du vielleicht auch aus einem Beispiel für 
das Basys kopieren.
(Firma: www.elpra.de) Persönliche Seite
Lothar M. schrieb:
> Seltsam ist allerdings, dass die Toolchain angesichts der blinkenden LED
> doch zumindest den Takteingang und den LED-Ausgang "getroffen" hat.

Es sieht auf jedenfall mal nicht so aus als waere das zufaellig 
getroffen worden. Sonst wuerden da noch Warnings sein, dass 
entsprechende Pins keine Location Constraints haben.

Evtl. sind durch Auswahl des Eval Boards schon Clock und LED Pins 
definiert.
Lothar M. schrieb:
> Christian R. schrieb:
>> Du brauchst noch ein Constraints file. XDC ist das.
> Seltsam ist allerdings, dass die Toolchain angesichts der blinkenden LED
> doch zumindest den Takteingang und den LED-Ausgang "getroffen" hat.
>
> Fazit: irgendwas passt mit dem Constraints File oder dessen Einbindung
> ins Projekt nicht ganz.

Stimmt, das xdc File wird da sein, aber da drin fehlt ziemlich 
offensichtlich das "create_clock" und die VCC0 Config.

So in etwa müsste das dann aussehen:
1
set_property CONFIG_VOLTAGE 3.3 [current_design]
2
set_property CFGBVS VCCO [current_design]
3
...
4
create_clock -period 10.000 -name CLK -waveform {0.000 5.000} [get_ports CLK_IN]

Aber natürlich angepasst an dein Board, also NICHT einfach 
abschreiben. ;)
Gast
>Seltsam ist allerdings, dass die Toolchain angesichts der blinkenden LED
>doch zumindest den Takteingang und den LED-Ausgang "getroffen" hat.


Steht doch alles da, nix mit seltsam.
Es meckert lediglich die Synthese (Siehe Angabe zu Begin der Warning) 
als einer der ersten Schritte das es die Constraints nicht findet. 
Synthese, die lediglich die Hochsprache in eine (Gatter-)Netzliste 
übersetzt, braucht aber genaugenommen keine location constraints. Die 
braucht erst das placement tool , was nach der Synthese gestartet wird. 
(Siehe "Implementation" bei den nächsten Log-einträgen.

Das ist halt der Nachteil eine Hit-OneButton toolchain im Vergleich zu 
einem makefile-flow, dem Anwender ist die Reihenfolher der 
Compileschritte und der Zeitpunkt des Einlesens der verschiedenen files 
nicht bewusst.

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 6 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.