|
Anzeige
|
LVDS "Top side Only" was bedeutet dies?
Gast
#6044513
Hallo zusammen In einem Datenblatt zum MACHXO3 FPGA von Lattice steht bei den 7:1 Gearboxen "top side only" weiss jemand, was damit gemeint ist? Danke
Angehängte Dateien:
Damit sind unterschiedliche Bänke vom FPGA gemeint, die unterschiedlich aufgebaut und dadurch unterschiedliche Fähigkeiten haben.
Angehängte Dateien:
Holger schrieb: > "top side only" > weiss jemand, was damit gemeint ist? Damit ist die Geometrie des FPGAs gemeint. Da gibt es oben, unten, rechts und links. Und mit diesen Ressourcen bist du nah dran an der Hardware des FPGAs... ;-)
Angehängte Dateien:
Gast
#6044579
Ah interessant ok. Das bedeutet, dass ich nur Bank0 für die Ausgabe von LVDS verwenden sollte. Vielen Dank!
Gast
#6045304
Ich habe nun versucht herauszufinden, welche IOs an Bank0 denn nun "true differential outputs" sind. Weiss jemand, wie man dies beim MachXO3 herausfindet? Da gibts ja nur ein family datasheet und kein eigenes pro chip, wo jeder Pin beschrieben wird...
Gast
#6045306
Hab doch ein Dokument gefunden. Da steht jedoch nur "available on the primary PIO pairs". Was bedeutet dies für mich? Ich vermisse eine Tabelle wo steht welcher Pin nun ein true LVDS pair ist....
Angehängte Dateien:
Gast
#6045308
Ok, dank evalboard schema hab ich das nun herausgefunden. Aber irgendwie sollte dies doch auch noch anderweitig zu finden sein.
Angehängte Dateien:
Gast
#6045561
Auf der Lattice Webseite gibt es die Pinouts für jeden Device als CSV Datei. Und in Diamond via Package- oder Spreadsheet-View müsste das eigentlich auch herauszufinden sein. Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
