LVDS "Top side Only" was bedeutet dies?

[Holger (Gast)]

Hallo zusammen

In einem Datenblatt zum MACHXO3 FPGA von Lattice steht bei den 7:1 
Gearboxen

"top side only"

weiss jemand, was damit gemeint ist?

Danke

[Sebastian R. (sebastian_r569)]

Damit sind unterschiedliche Bänke vom FPGA gemeint, die unterschiedlich 
aufgebaut und dadurch unterschiedliche Fähigkeiten haben.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Holger schrieb:
> "top side only"
> weiss jemand, was damit gemeint ist?
Damit ist die Geometrie des FPGAs gemeint. Da gibt es oben, unten, 
rechts und links. Und mit diesen Ressourcen bist du nah dran an der 
Hardware des FPGAs...  ;-)

[Holger (Gast)]

Ah interessant ok.

Das bedeutet, dass ich nur Bank0 für die Ausgabe von LVDS verwenden 
sollte.

Vielen Dank!

[Holger (Gast)]

Ich habe nun versucht herauszufinden, welche IOs an Bank0 denn nun "true 
differential outputs" sind.

Weiss jemand, wie man dies beim MachXO3 herausfindet?
Da gibts ja nur ein family datasheet und kein eigenes pro chip, wo jeder 
Pin beschrieben wird...

[Holger (Gast)]

Hab doch ein Dokument gefunden.

Da steht jedoch nur "available on the primary PIO pairs". Was bedeutet 
dies für mich?

Ich vermisse eine Tabelle wo steht welcher Pin nun ein true LVDS pair 
ist....

[Holger (Gast)]

Ok, dank evalboard schema hab ich das nun herausgefunden.

Aber irgendwie sollte dies doch auch noch anderweitig zu finden sein.

[Andi (Gast)]

Auf der Lattice Webseite gibt es die Pinouts für jeden Device als CSV 
Datei.

Und in Diamond via Package- oder Spreadsheet-View müsste das eigentlich 
auch herauszufinden sein.